JAJSVP6 November   2024 SN74ACT3G99

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 スイッチング特性
    7. 5.7 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 組み合わせロジックの構成
    4. 7.4 機能説明
      1. 7.4.1 平衡化された CMOS 3 ステート出力
      2. 7.4.2 TTL 互換 シュミット トリガーCMOS 入力
      3. 7.4.3 クランプ ダイオード構造
    5. 7.5 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
        1. 8.2.1.1 電源に関する考慮事項
        2. 8.2.1.2 入力に関する考慮事項
        3. 8.2.1.3 出力に関する考慮事項
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

4 ピン構成および機能

SN74ACT3G99 PW または DGS パッケージ、20 ピン TSSOP または VSSOP (上面図)図 4-1 PW または DGS パッケージ、20 ピン TSSOP または VSSOP (上面図)
SN74ACT3G99 RKS パッケージ、20 ピン VQFN (透過上面図)図 4-2 RKS パッケージ、20 ピン VQFN (透過上面図)
表 4-1 ピンの機能
ピン 種類 (1) 説明
名称 番号
OE1 1 I チャネル 1 の出力イネーブル入力、アクティブ Low
A1 2 I チャネル 1、入力 A
B1 3 I チャネル 1、入力 B
OE2 4 I チャネル 2 の出力イネーブル入力、アクティブ Low
A2 5 I チャネル 2、入力 A
B2 6 I チャネル 2、入力 B
Y2 7 O チャネル 2、出力 Y
D2 8 I チャネル 2、入力 D
C2 9 I チャネル 2、入力 C
GND 10 G グランド
C3 11 I チャネル 3、入力 C
D3 12 I チャネル 3、入力 D
Y3 13 O チャネル 3、出力 Y
B3 14 I チャネル 3、入力 B
A3 15 I チャネル 3、入力 A
OE3 16 I チャネル 3 の出力イネーブル入力、アクティブ Low
C1 17 I チャネル 1、入力 C
D1 18 I チャネル 1、入力 D
Y1 19 O チャネル 1、出力 Y
VCC 20 P 正電源
サーマル パッド(2) — サーマル パッドは GND に接続するか、フローティングのままにすることができます。他の信号や電源には接続しないでください。
(1) I = 入力、O = 出力、I/O = 入力または出力、G = グランド、P = 電源
(2) RKS パッケージのみ。