JAJSVP6
November 2024
SN74ACT3G99
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
ピン構成および機能
5
仕様
5.1
絶対最大定格
5.2
ESD 定格
5.3
推奨動作条件
5.4
熱に関する情報
5.5
電気的特性
5.6
スイッチング特性
5.7
代表的特性
6
パラメータ測定情報
7
詳細説明
7.1
概要
7.2
機能ブロック図
7.3
組み合わせロジックの構成
7.4
機能説明
7.4.1
平衡化された CMOS 3 ステート出力
7.4.2
TTL 互換 シュミット トリガーCMOS 入力
7.4.3
クランプ ダイオード構造
7.5
デバイスの機能モード
8
アプリケーションと実装
8.1
アプリケーション情報
8.2
代表的なアプリケーション
8.2.1
設計要件
8.2.1.1
電源に関する考慮事項
8.2.1.2
入力に関する考慮事項
8.2.1.3
出力に関する考慮事項
8.2.2
詳細な設計手順
8.2.3
アプリケーション曲線
8.3
電源に関する推奨事項
8.4
レイアウト
8.4.1
レイアウトのガイドライン
8.4.2
レイアウト例
9
デバイスおよびドキュメントのサポート
9.1
ドキュメントのサポート
9.1.1
関連資料
9.2
ドキュメントの更新通知を受け取る方法
9.3
サポート・リソース
9.4
商標
9.5
静電気放電に関する注意事項
9.6
用語集
10
改訂履歴
11
メカニカル、パッケージ、および注文情報
8.4.1
レイアウトのガイドライン
バイパス コンデンサの配置
デバイスの正電源端子の近くに配置
電気的に短いグランド帰還パスを提供
インピーダンスを最小化するため、広いパターンを使用
可能な場合はいつでも、ボードの同じ側にデバイス、コンデンサ、パターンを配置
信号トレースの形状
8mil~12mil のトレース幅
伝送ラインの影響を最小化する 12cm 未満の長さ
信号トレースの 90° のコーナーは避ける
信号トレースの下に、途切れのないグランド プレーンを使用
信号トレース周辺の領域をグランドでフラッド フィル
12cm を超えるパターン用
インピーダンス制御トレースを使用
出力の近くに直列ダンピング抵抗を使用して、ソース終端
分岐を回避。個別に分岐が必要なバッファ信号