JAJT258 February   2023 DLP6500FLQ , DLP650LNIR , DLP7000 , DLP7000UV , DLP9000X , DLP9000XUV , DLP9500 , DLP9500UV , DLPC410 , DLPC910

 

  1.   概要
  2. 1対象製品
  3. 2マスタ・シリアル・ペリフェラル・インターフェイスのフラッシュ構成方法
  4. 3SPI フラッシュの構成方法
    1. 3.1 構成ガイド
    2. 3.2 FPGA ピン配置情報
    3. 3.3 SPI フラッシュ構成方法をサポートする設計の詳細
    4. 3.4 SPI フラッシュのレイアウト接続
    5. 3.5 承認済みの SPI PROM
      1. 3.5.1 Virtex-5 向けに AMD Xilinx が承認した SPI フラッシュの最新リスト
      2. 3.5.2 Xilinx Support Forum (英語)
  5. 4一般的な質疑応答
  6. 5改訂履歴

3.4 SPI フラッシュのレイアウト接続

DLPC910 および DLPC410 コントローラは、以下の図に示す接続を使用して SPI フラッシュに接続する必要があります

。

GUID-20230112-SS0I-BV6J-QFBS-NVZMBFVMMF35-low.jpg

Virtex 5 JTAG インターフェイス経由でプログラミングできるように、SPI フラッシュ書き込み保護 (WP#) を High にプルアップする必要があります。SPI フラッシュが DLPC410 コントローラおよび DLPC910 コントローラとのシリアル通信を一時停止しないように、SPIフラッシュ・リセット (RESET#) またはホールド (HOLD#) を High にプルアップする必要があります。

SPI 構成フラッシュを DLPC410 コントローラおよび DLPC910 コントローラに接続する方法の詳細については、DLPLCRC910EVM および DLPLCRC410EVM の回路図を参照してください。

  • FCS_B = DLPC910 コントローラと DLPC410 コントローラのピン AA10
  • MOSI = DLPC910 コントローラと DLPC410 コントローラのピン AA9
  • CCLK = DLPC910 コントローラと DLPC410 コントローラのピン J10
  • D_IN = DLPC910 コントローラと DLPC410 コントローラのピン K11