JAJT262 january   2023 TPS543B22 , TPS548A28 , TPS56121

 

  1.   1
  2. 概要
  3. アプリケーションの選択と境界設定
  4. 2 段目のフィルタの設計
  5. 電圧モード制御アーキテクチャ
  6. D-CAP3 制御アーキテクチャ
  7. 高度な電流モード (ACM) 制御アーキテクチャ
  8. 効率の低下
  9. まとめ
  10. 関連資料
  11. 10関連 Web サイト

効率の低下

各 DC/DC コンバータの全負荷効率を、追加の 2 段目のフィルタを使用する場合と使用しない場合で測定し、電力損失を比較しました。表 2 に、結果を示します。2 段目のフィルタによる電力損失と効率の低下は無視できます。各 DC/DC コンバータには独自のパワー MOSFET があり、効率の結論が不正確になるため、不足と電力損失の差を測定しました。効率の低下と 92mm2 の追加で必要となる基板面積が、出力電圧リップルの改善に見合うかどうかは、設計者が判断します。

従来、設計者は追加の低ドロップアウト (LDO) レギュレータを使用して、DC/DC コンバータの出力電圧をポストレギュレーションし、低出力電圧リップルを実現してきました。設計者が、2 段目のフィルタの代わりに LDO を使用したい場合、4A の TPS7A54 を並列接続することで最大 8A を供給できます。たとえば、LDO の電圧降下が 175mV の場合、2 つの LDO は 8A で 1.4W を消費しますが、2 段目のフィルタでは 0.02W です。LDO の出力電圧リップル・ノイズは 4μV と低くなりますが、

2 段目のフィルタが SoC と AFE に許容可能な低出力電圧リップルを提供する場合、設計の小型化、電力損失の低減、部品コストの削減という利点があります。

表 2 効率と電力損失の比較。
P/N Iout (A) フィルタ 効率 電力損失 (W)
TPS543B22 15 1 次 86.43% 2.358
1 次 + 2 次 86.33% 2.378
相違点 -0.1% -0.02
TPS548A28 15 1 次 83.98% 2.829
1 次 + 2 次 83.87% 2.850
相違点 -0.11% -0.021
TPS56121 15 1 次 89.19% 1.834
1 次 + 2 次 89.34% 1.806
相違点 -0.15% -0.028