次の波形を調べると、トラブルシューティングに役立つことがあります。設計の説明に記載されている I/O 図を参照してください。
- CLB で生成される SPI クロック。これは、観察のためにテスト ピンに出力されます。
- SPI 入力ピンでのエンコーダからの応答。
- RS485 ライン ドライバとエンコーダの間でのエンコーダからの応答 (SL+/SL-)。注：このデータは差動信号です。したがって、観察には特別なプローブが必要です。
- TxEN 信号。この信号が Low のままであることを確認してください。BiSS-C 設計では、TxEN を High にプルしません。
- RS485 ライン ドライバとエンコーダの間のエンコーダ クロック (MA+/MA-)。注：このデータは差動信号です。したがって、観察には特別なプローブが必要です。
- MA 信号が送信されない場合：
- 問題が RS485 ライン ドライバの前か後かを確認します。
- ライン ドライバとエンコーダの間で問題がある場合、TxEN が Low に保持されていることを確認します。
- MA 周波数が想定どおりでない場合：
- bissc.h の BISSC_MA_CLOCK の定義および BISSC_FREQ_DIVIDER の定義を確認します
- エンコーダの応答が見られない場合：
- エンコーダへの電源接続を確認します。
- 電源電流がエンコーダの仕様に適合するかどうかを確認します。
- MA の周波数を下げて、もう一度やり直してください。これは、ケーブルまたはコネクタの問題を示している可能性があります。
- ケーブルの設計および長さがエンコーダの製造要件を満たしていることを確認します。
- 問題が RS485 ライン ドライバの前か後かを確認します。
- 応答波形が観測されたが SPI でキャプチャされていない場合：
- これは、CLB の設計を別のタイルに移動した場合、または別のデバイスに移植した場合に発生する可能性があります。
- CLB からの SPI クロックを確認します。このクロックは、CLB がエンコーダからの応答を検出すると開始されます。内部クロスバー接続が、SPI および適切な CLB 入力の両方に応答を正しく配線していることを確認します。
- SPI クロックが観測される場合、CLB 出力からの内部接続が、使用されている SPI インスタンスに行っていることを確認します。これは、使用されている CLB タイルによって異なります。