JAJU533A April   2018  – November 2024

 

  1.   1
  2.   概要
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 主な使用製品
      1. 2.2.1 C2000 リアルタイム MCU LaunchPad
      2. 2.2.2 SN65HVD78
      3. 2.2.3 TLV702
      4. 2.2.4 TPS22918-Q1
    3. 2.3 設計上の考慮事項
      1. 2.3.1 BiSS-C プロトコル
        1. 2.3.1.1 ライン遅延補償
        2. 2.3.1.2 エンコーダによる処理時間要求
        3. 2.3.1.3 制御通信
      2. 2.3.2 C2000 BiSS-C エンコーダ インターフェイスの概要
      3. 2.3.3 TIDM-1010 の基板実装
      4. 2.3.4 MCU のリソース要件
        1. 2.3.4.1 入力、出力信号、CLB タイル
      5. 2.3.5 CLB BiSS-C 実装の詳細
        1. 2.3.5.1 トランザクションの波形
        2. 2.3.5.2 FRAME_STATE の生成
        3. 2.3.5.3 CLB_SPI_CLOCK の生成
        4. 2.3.5.4 ENCODER_CLOCK (MA) 生成
      6. 2.3.6 PM BiSS-C インターフェイス ライブラリ
        1. 2.3.6.1 PM BiSS-C ライブラリ関数
  9. 3ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 3.1 ハードウェア
      1. 3.1.1 TIDM-1010 のジャンパ構成
    2. 3.2 ソフトウェア
      1. 3.2.1 C2000 ドライバ ライブラリ (DriverLib)
      2. 3.2.2 C2000 SysConfig
      3. 3.2.3 C2000 構成可能ロジック ブロック ツール
      4. 3.2.4 Code Composer Studio™ と C2000WARE-MOTORCONTROL-SDK のインストール
      5. 3.2.5 リファレンス ソフトウェアの場所
    3. 3.3 テストと結果
      1. 3.3.1 ハードウェアの構成
      2. 3.3.2 プロジェクトのビルドおよびロード
      3. 3.3.3 実行するサンプル コード
      4. 3.3.4 エンコーダのテスト
      5. 3.3.5 ベンチマーク
      6. 3.3.6 トラブルシューティング
  10. 4デザイン ファイル
  11. 5ソフトウェア ファイル
  12. 6関連資料
    1.     商標
  13. 7用語
  14. 8著者について
  15. 9改訂履歴

3.3.3 実行するサンプル コード

BiSS-C システム ソリューションは、通信専用のデモです。このデモは、MA 信号をエンコーダへ送信し、応答を受信して、エラーをチェックします。このパターンが while (1){} ループで繰り返されます。さらに、このデモは、読み取り / 書き込みアクセスをエンコーダ レジスタへ定期的に送信します。提供された状態では、バンク選択レジスタが使用されます。デモの実行中に、手動でモーターまたはエンコーダのシャフトを回転させながら、ロジック アナライザまたはスコープを使用して、MCU の出力信号を監視できます (図 3-7)。

注: F2837xD についてのみ、CLB と SPI クロックの間に外部接続を必要とします。その他のデバイスには、CLB と SPICLK の間に内部接続があります。内部接続があるデバイスでは、SPICLK をピンから外に取り出して監視に使用することもできます。SPI CLK のテスト接続を、セクション 2.3.4.1 のデバイス入出力図に示します。
TIDM-1010 BiSS-C 波形図 3-7 BiSS-C 波形

図 3-7 に示す波形は、次の条件によるものです。

  • 32 ポジション ビットを持つエンコーダ
  • 10MHz MA 信号で 10m ケーブル
  • 監視のために SPI クロックをピンに出力
  • SPI FIFO は、12 ビット ワードで、レベル 4 がフルのときに割り込みが発生するように構成
  • 割り込みをアサートするためには 48 クロックが必要
  • サンプリング周波数 100MHz のロジック アナライザによってキャプチャ