JAJU533A April   2018  – November 2024

 

  1.   1
  2.   概要
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 主な使用製品
      1. 2.2.1 C2000 リアルタイム MCU LaunchPad
      2. 2.2.2 SN65HVD78
      3. 2.2.3 TLV702
      4. 2.2.4 TPS22918-Q1
    3. 2.3 設計上の考慮事項
      1. 2.3.1 BiSS-C プロトコル
        1. 2.3.1.1 ライン遅延補償
        2. 2.3.1.2 エンコーダによる処理時間要求
        3. 2.3.1.3 制御通信
      2. 2.3.2 C2000 BiSS-C エンコーダ インターフェイスの概要
      3. 2.3.3 TIDM-1010 の基板実装
      4. 2.3.4 MCU のリソース要件
        1. 2.3.4.1 入力、出力信号、CLB タイル
      5. 2.3.5 CLB BiSS-C 実装の詳細
        1. 2.3.5.1 トランザクションの波形
        2. 2.3.5.2 FRAME_STATE の生成
        3. 2.3.5.3 CLB_SPI_CLOCK の生成
        4. 2.3.5.4 ENCODER_CLOCK (MA) 生成
      6. 2.3.6 PM BiSS-C インターフェイス ライブラリ
        1. 2.3.6.1 PM BiSS-C ライブラリ関数
  9. 3ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 3.1 ハードウェア
      1. 3.1.1 TIDM-1010 のジャンパ構成
    2. 3.2 ソフトウェア
      1. 3.2.1 C2000 ドライバ ライブラリ (DriverLib)
      2. 3.2.2 C2000 SysConfig
      3. 3.2.3 C2000 構成可能ロジック ブロック ツール
      4. 3.2.4 Code Composer Studio™ と C2000WARE-MOTORCONTROL-SDK のインストール
      5. 3.2.5 リファレンス ソフトウェアの場所
    3. 3.3 テストと結果
      1. 3.3.1 ハードウェアの構成
      2. 3.3.2 プロジェクトのビルドおよびロード
      3. 3.3.3 実行するサンプル コード
      4. 3.3.4 エンコーダのテスト
      5. 3.3.5 ベンチマーク
      6. 3.3.6 トラブルシューティング
  10. 4デザイン ファイル
  11. 5ソフトウェア ファイル
  12. 6関連資料
    1.     商標
  13. 7用語
  14. 8著者について
  15. 9改訂履歴

2.3.2 C2000 BiSS-C エンコーダ インターフェイスの概要

BiSS-C エンコーダ インターフェイス上の通信は、主に次のコンポーネントによって行われます。

  • CPU (C28x)
    • デバイス、CLB、SPI を構成する
    • CLB カウンタを初期化して、エンコーダの分解能に適した MA クロック周波数およびクロック数を生成する
    • データをパックおよび展開する
    • シングル サイクル データの CRC および制御フレームの CRC を計算する
    • 計算された CRC を受信した CRC と比較する
  • 構成可能ロジック ブロック (CLB)
    • MA クロックおよび CDM ビットを送信する
    • SPI PICO 信号でエンコーダの応答を監視する。応答を読み取るための SPI クロックを制御する
    • インターフェイスの要求に応じて、ケーブル伝搬遅延を測定および補償する
  • シリアル ペリフェラル インターフェイス (SPI)
    • エンコーダの応答を受信する
  • デバイスの相互接続 (XBAR、CLB XBAR)
    • CLB とデバイスの間で信号をルーティングする
  • 外部インターフェイス ブロック
    • RS-485 差動ライン ドライバを搭載した TIDM-1010 基板
TIDM-1010 エンコーダ インターフェイスの実装ブロック図図 2-7 エンコーダ インターフェイスの実装ブロック図
注: F2837xD / F2837xS / F28007 デバイスでは、CLB は SPI 入力信号を直接オーバーライドできません。TIDM-1010 ハードウェアでは、CLB で生成された SPI クロックをペリフェラル クロック入力ピンに配線して、SPI PDE ピンをグランドに接続できます。詳細については、TIDM-1010 回路図を参照してください。

このセクションの残りの部分では、この設計の以下の側面について説明します。

  • TIDM-1010 ハードウェア
  • CLB を含む C2000 MCU のリソース
  • エンコーダ インターフェイスで使用される C2000 ソフトウェア