JAJU534E october   2022  – july 2023

 

  1.   1
  2.   概要
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 主な使用製品
      1. 2.2.1 C2000 リアルタイム MCU LaunchPad
      2. 2.2.2 SN65HVD78
      3. 2.2.3 TLV702
      4. 2.2.4 TPS22918-Q1
    3. 2.3 設計上の考慮事項
      1. 2.3.1 Tamagawa T フォーマットのプロトコル
      2. 2.3.2 C2000 T フォーマット・エンコーダ・インターフェイスの概要
      3. 2.3.3 TIDM-1011 の基板実装
      4. 2.3.4 MCU のリソース要件
      5. 2.3.5 デバイス固有のリソース使用
        1. 2.3.5.1 CRC の計算
        2. 2.3.5.2 入力、出力信号、CLB タイル
      6. 2.3.6 CLB T フォーマットの実装の詳細
        1. 2.3.6.1 トランザクションの波形
          1. 2.3.6.1.1 IDLE 状態
          2. 2.3.6.1.2 TRANMIT_DATA 状態
          3. 2.3.6.1.3 WAIT_FOR_START 状態
          4. 2.3.6.1.4 RECEIVE_DATA の状態
        2. 2.3.6.2 通信タイルの設計
        3. 2.3.6.3 ロジック・ビュー
      7. 2.3.7 CLB 受信データ CRC の実装
      8. 2.3.8 PM T フォーマット・エンコーダ・インターフェイス・ライブラリ
        1. 2.3.8.1 PM T フォーマットのリファレンス実装コマンド
        2. 2.3.8.2 PM T フォーマットのリファレンス実装でサポートされる機能
  9. 3ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 3.1 ハードウェア
      1. 3.1.1 TIDM-1011 のジャンパ構成
    2. 3.2 ソフトウェア
      1. 3.2.1 C2000 ドライバ・ライブラリ (DriverLib)
      2. 3.2.2 C2000 SysConfig
      3. 3.2.3 C2000 構成可能ロジック・ブロック・ツール
      4. 3.2.4 Code Composer Studio™ と C2000WARE-MOTORCONTROL-SDK のインストール
      5. 3.2.5 リファレンス・ソフトウェアの場所
    3. 3.3 テストと結果
      1. 3.3.1 ハードウェアの構成
      2. 3.3.2 プロジェクトのビルドおよびロード
      3. 3.3.3 コードの実行
      4. 3.3.4 ケーブル長の検証
      5. 3.3.5 ベンチマーク
      6. 3.3.6 トラブルシューティング
  10. 4設計ファイル
  11. 5関連資料
    1. 5.1 商標
  12. 6用語
  13. 7著者について
  14. 8改訂履歴

3.3.6 トラブルシューティング

次の波形を調べると、トラブルシューティングに役立つことがあります。設計の説明に記載されている I/O 図を参照してください。

  • CLB で生成される SPI クロック。
  • SPI からの出力データ。これはエンコーダへの要求です。
  • SPI への入力データ。これは応答です。
  • TxEN 信号。要求の送信中は、この信号が High になっている必要があります。
  • RS485 ライン・ドライバとエンコーダの間のエンコーダ・データ信号 (D+/D-)。注：このデータは差動信号です。したがって、観察には特別なプローブが必要です。
  1. SPI が要求を送信しない場合：
    • SPICLK と CLB の間の接続を確認します。CLB は SPI CLK を駆動します。この接続は、F2837xD を除くすべてのデバイスにおいて、MCU の内部で実行できます。F2837xD では、外部で接続する必要があります。
    • コマンドのセットアップ後と、動作の開始後に、SPI レジスタを観測します。SPI がクロックを受信すると、RX FIFO レベルが上昇する一方で、TX FIFO レベルは低下します。
  2. エンコーダが応答しない場合：
    • 要求の送信中、TxEN が High であることを確認します。
    • SPI クロック周波数を確認します。エンコーダが応答するには、クロック周波数が 2.5MHz になっている必要があります。クロックが 2.5MHz ではない場合、サンプル・システムのヘッダー・ファイルで周波数構成 (TFORMAT_FREQ_DIVIDER) を確認します。
    • エンコーダに正しく電源が供給されていることを確認します。場合によっては、LaunchPad がエンコーダに必要な電流を供給できないことがあります。全てのグランドが互いに接続されていることを確認してから、エンコーダに別々に電源の供給を試みてください。
  3. 送信時に SPI CLK が観測されるが、応答時に観測されない。
    • エンコーダがテスト用ハードウェアに接続されていることを確認します。
    • 設計を変更した場合：
      • 応答ピンが正しい CLB タイルと、そのタイルの正しい入力に配線されていることを確認します。CLB はエンコーダの応答を検出する必要があります。その後でのみ、CLB は CLB_SPI_CLK を生成します。
      • CLB が SPI CLK を内部で駆動している場合、タイルおよびタイル出力イネーブルが正しいことを確認します。特定の SPI モジュールにアクセスできるのは、特定のタイルのみです。これはデバイスによって変化することがあります。