JAJU534E october   2022  – july 2023

 

  1.   1
  2.   概要
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 主な使用製品
      1. 2.2.1 C2000 リアルタイム MCU LaunchPad
      2. 2.2.2 SN65HVD78
      3. 2.2.3 TLV702
      4. 2.2.4 TPS22918-Q1
    3. 2.3 設計上の考慮事項
      1. 2.3.1 Tamagawa T フォーマットのプロトコル
      2. 2.3.2 C2000 T フォーマット・エンコーダ・インターフェイスの概要
      3. 2.3.3 TIDM-1011 の基板実装
      4. 2.3.4 MCU のリソース要件
      5. 2.3.5 デバイス固有のリソース使用
        1. 2.3.5.1 CRC の計算
        2. 2.3.5.2 入力、出力信号、CLB タイル
      6. 2.3.6 CLB T フォーマットの実装の詳細
        1. 2.3.6.1 トランザクションの波形
          1. 2.3.6.1.1 IDLE 状態
          2. 2.3.6.1.2 TRANMIT_DATA 状態
          3. 2.3.6.1.3 WAIT_FOR_START 状態
          4. 2.3.6.1.4 RECEIVE_DATA の状態
        2. 2.3.6.2 通信タイルの設計
        3. 2.3.6.3 ロジック・ビュー
      7. 2.3.7 CLB 受信データ CRC の実装
      8. 2.3.8 PM T フォーマット・エンコーダ・インターフェイス・ライブラリ
        1. 2.3.8.1 PM T フォーマットのリファレンス実装コマンド
        2. 2.3.8.2 PM T フォーマットのリファレンス実装でサポートされる機能
  9. 3ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 3.1 ハードウェア
      1. 3.1.1 TIDM-1011 のジャンパ構成
    2. 3.2 ソフトウェア
      1. 3.2.1 C2000 ドライバ・ライブラリ (DriverLib)
      2. 3.2.2 C2000 SysConfig
      3. 3.2.3 C2000 構成可能ロジック・ブロック・ツール
      4. 3.2.4 Code Composer Studio™ と C2000WARE-MOTORCONTROL-SDK のインストール
      5. 3.2.5 リファレンス・ソフトウェアの場所
    3. 3.3 テストと結果
      1. 3.3.1 ハードウェアの構成
      2. 3.3.2 プロジェクトのビルドおよびロード
      3. 3.3.3 コードの実行
      4. 3.3.4 ケーブル長の検証
      5. 3.3.5 ベンチマーク
      6. 3.3.6 トラブルシューティング
  10. 4設計ファイル
  11. 5関連資料
    1. 5.1 商標
  12. 6用語
  13. 7著者について
  14. 8改訂履歴
2.3.6.1.2 TRANMIT_DATA 状態

TRANSMIT_DATA (または SEND_DATA) 状態のとき、エンコーダ・インターフェイスは要求をエンコーダに送信します。この要求は、SPICLK の立ち下がりエッジで SPI TX FIFO から送信されます。TRANSMIT_DATA のとき、CLB は次の動作を行います。

  • TxEN 信号を High にして、RS-485 ドライバ経由の送信を有効にする。
  • CLOCK 信号の生成を開始する。CLOCK は CLB_SPI_CLOCK になる。
  • CLB_SPI_CLOCK は、SPI モジュールのクロックを駆動する。
  • CLOCK_COUNT (COUNTER_1) は、生成された CLB_SPI_CLOCK の数を追跡する。

送信に必要な CLB_SPI_CLOCKS の数は、コマンドのセットアップ時に C28x によって CLOCK_COUNT の match1 と match2 の両方にロードされます。

図 2-2、マーカー (2) を参照してください。

必要なクロック数に達すると、CLOCK_COUNT_COMPLETE (match2) および TRANSMIT_COMPLETE (match1) 信号が High になります。これにより、次の変化が発生します。

  • メイン・ステート・マシンが WAIT_FOR_START に遷移する。
  • CLOCK 信号が CLB_SPI_CLOCK から切断される。
  • TxEN は Low に駆動され、RS-485 を経由してセンサまたはエンコーダの制御が可能になる。