JAJU534E october   2022  – july 2023

 

  1.   1
  2.   概要
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 主な使用製品
      1. 2.2.1 C2000 リアルタイム MCU LaunchPad
      2. 2.2.2 SN65HVD78
      3. 2.2.3 TLV702
      4. 2.2.4 TPS22918-Q1
    3. 2.3 設計上の考慮事項
      1. 2.3.1 Tamagawa T フォーマットのプロトコル
      2. 2.3.2 C2000 T フォーマット・エンコーダ・インターフェイスの概要
      3. 2.3.3 TIDM-1011 の基板実装
      4. 2.3.4 MCU のリソース要件
      5. 2.3.5 デバイス固有のリソース使用
        1. 2.3.5.1 CRC の計算
        2. 2.3.5.2 入力、出力信号、CLB タイル
      6. 2.3.6 CLB T フォーマットの実装の詳細
        1. 2.3.6.1 トランザクションの波形
          1. 2.3.6.1.1 IDLE 状態
          2. 2.3.6.1.2 TRANMIT_DATA 状態
          3. 2.3.6.1.3 WAIT_FOR_START 状態
          4. 2.3.6.1.4 RECEIVE_DATA の状態
        2. 2.3.6.2 通信タイルの設計
        3. 2.3.6.3 ロジック・ビュー
      7. 2.3.7 CLB 受信データ CRC の実装
      8. 2.3.8 PM T フォーマット・エンコーダ・インターフェイス・ライブラリ
        1. 2.3.8.1 PM T フォーマットのリファレンス実装コマンド
        2. 2.3.8.2 PM T フォーマットのリファレンス実装でサポートされる機能
  9. 3ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 3.1 ハードウェア
      1. 3.1.1 TIDM-1011 のジャンパ構成
    2. 3.2 ソフトウェア
      1. 3.2.1 C2000 ドライバ・ライブラリ (DriverLib)
      2. 3.2.2 C2000 SysConfig
      3. 3.2.3 C2000 構成可能ロジック・ブロック・ツール
      4. 3.2.4 Code Composer Studio™ と C2000WARE-MOTORCONTROL-SDK のインストール
      5. 3.2.5 リファレンス・ソフトウェアの場所
    3. 3.3 テストと結果
      1. 3.3.1 ハードウェアの構成
      2. 3.3.2 プロジェクトのビルドおよびロード
      3. 3.3.3 コードの実行
      4. 3.3.4 ケーブル長の検証
      5. 3.3.5 ベンチマーク
      6. 3.3.6 トラブルシューティング
  10. 4設計ファイル
  11. 5関連資料
    1. 5.1 商標
  12. 6用語
  13. 7著者について
  14. 8改訂履歴

2.3.7 CLB 受信データ CRC の実装

セクション 2.3.5.1 で説明しているように、CLB タイプ 2 またはそれ以降では、応答の受信時、または随時応答データの CRC を計算できます。この場合、CRC 計算を実行するため、必要な信号を 2 番目のタイルに接続します。タイル間の接続については、セクション 2.3.5.2 を参照してください。

CRC を生成するには、カウンタをリニア・フィードバック・シフト・レジスタ (LFSR) として構成します。受信したデータは、LFSR のイベント入力に送られます。データが有効な場合、LFSR のイベント入力によってシフトが適用されます。この設計では、シフトを的確に適用できるように、データがいつ有効になるかを知る必要があります。セクション 2.3.1 で示したプロトコルの概要を考慮すると、有効なデータの基準は次のとおりです。

  • FRAME_STATE は RECEIVE_DATA
  • 現在のビットは、フィールド内の 8 ビット・データの 1 つ。すなわち、開始と区切り文字はスキップされます。図に示すと、図 2-21 のようになります。
  • フィールドは CRCField ではありません。CRC は常に、エンコーダの応答で最後のフィールドです。
GUID-20221011-SS0I-XH4H-FTPQ-CKMLTV3Q7GMZ-low.svg図 2-20 CRC フィールドのデータ有効

この具体的な要件は、表 2-15 に示すように CLB 機能にマップされます。

表 2-15 CRC 生成から CLB へのマッピング
CRC 機能 CLB へのマッピング
8 ビットのデータのみを含める (スタートと区切り記号はスキップする) COUNTER モジュールで、T フォーマット・フィールド内のビットをカウントします。図 2-20 に示すように、一致する値は最初の有効なビットと最後の有効なビットを示し ます。次に、FSM はカウンタ一致出力に基づいて、シフトが LFSR に適用されるかどうかを決定します。
有効なフィールドのみを含める (CRC をスキップ) COUNTER モジュールで、RECEIVE_DATA 状態のとき、各フィールドの開始時にインクリメントします。CRCField に達すると、一致出力がアサートされます。
LFSR のシフト (mode0) の制御 LUT を使用して、ビット数とフィールド数に基づいて、データが有効かどうかを判断します。有効なら、LUT は LFSR にシフト・パルスを適用します。

データ ID3 CRC 生成の波形の例を、図 2-21 に示します。CRC タイルの実装を、図 2-22 に示します。サブモジュールの式は、CLB ツールで表示できます。

GUID-20221011-SS0I-74NX-9MPX-PZSJHN3WK7SV-low.svg図 2-21 CRC 波形データ ID3
GUID-20221011-SS0I-CV0H-1CPR-HQXL1BPXCKHL-low.svg図 2-22 CLB 受信データの CRC 生成タイル