JAJU732E June   2019  – April 2024 TMS320F28P550SJ , TMS320F28P559SJ-Q1

 

  1.   1
  2.   概要
  3.   参照情報
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 主な使用製品
      1. 2.2.1  UCC21710
      2. 2.2.2  UCC14141-Q1
      3. 2.2.3  AMC1311
      4. 2.2.4  AMC1302
      5. 2.2.5  OPA320
      6. 2.2.6  AMC1306M05
      7. 2.2.7  AMC1336
      8. 2.2.8  TMCS1133
      9. 2.2.9  TMS320F280039C
      10. 2.2.10 TLVM13620
      11. 2.2.11 ISOW1044
      12. 2.2.12 TPS2640
    3. 2.3 システム設計理論
      1. 2.3.1 電源システムとのデュアル アクティブ ブリッジの類似性
      2. 2.3.2 デュアル アクティブ ブリッジ – スイッチング シーケンス
      3. 2.3.3 デュアル アクティブ ブリッジ - ゼロ電圧スイッチング (ZVS)
      4. 2.3.4 デュアル アクティブ ブリッジ - 設計上の考慮事項
        1. 2.3.4.1 漏れインダクタ
        2. 2.3.4.2 ソフト スイッチングの範囲
        3. 2.3.4.3 インダクタンスの電流への影響
        4. 2.3.4.4 位相シフト
        5. 2.3.4.5 コンデンサの選択
          1. 2.3.4.5.1 DC ブロッキング コンデンサ
        6. 2.3.4.6 スイッチング周波数
        7. 2.3.4.7 トランスの選択
        8. 2.3.4.8 SiC MOSFET の選択
      5. 2.3.5 損失解析
        1. 2.3.5.1 SiC MOSFET とダイオードの損失
        2. 2.3.5.2 トランスの損失
        3. 2.3.5.3 インダクタの損失
        4. 2.3.5.4 ゲート ドライバの損失
        5. 2.3.5.5 効率
        6. 2.3.5.6 熱に関する注意事項
  9. 3回路の説明
    1. 3.1 電力段
    2. 3.2 DC 電圧センシング
      1. 3.2.1 1 次側 DC 電圧検出
      2. 3.2.2 2 次側 DC 電圧検出
        1. 3.2.2.1 2 次側バッテリ電圧センシング
    3. 3.3 電流検出
    4. 3.4 電力アーキテクチャ
      1. 3.4.1 補助電源
      2. 3.4.2 ゲート ドライバのバイアス電源
      3. 3.4.3 検出回路用の絶縁型電源
    5. 3.5 ゲート ドライバの回路
    6. 3.6 追加回路
    7. 3.7 シミュレーション
      1. 3.7.1 構成
      2. 3.7.2 シミュレーションを実行
  10. 4ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 4.1 必要なハードウェアとソフトウェア
      1. 4.1.1 ハードウェア
      2. 4.1.2 ソフトウェア
        1. 4.1.2.1 ソフトウェア入門
        2. 4.1.2.2 ピン構成
        3. 4.1.2.3 PWM の構成
        4. 4.1.2.4 高分解能の位相シフト構成
        5. 4.1.2.5 ADC 構成
        6. 4.1.2.6 ISR 構造
    2. 4.2 テスト設定
    3. 4.3 PowerSUITE GUI
    4. 4.4 ラボ
      1. 4.4.1 ラボ 1
      2. 4.4.2 ラボ 2
      3. 4.4.3 ラボ 3
      4. 4.4.4 ラボ 4
      5. 4.4.5 ラボ 5
      6. 4.4.6 ラボ 6
      7. 4.4.7 ラボ 7
    5. 4.5 テスト結果
      1. 4.5.1 閉ループのパフォーマンス
  11. 5デザイン ファイル
    1. 5.1 回路図
    2. 5.2 部品表 (BOM)
    3. 5.3 Altium プロジェクト
    4. 5.4 ガーバー ファイル
    5. 5.5 アセンブリの図面
  12. 6関連資料
    1. 6.1 商標
  13. 7用語
  14. 8著者について
  15. 9改訂履歴

2.3.4.1 漏れインダクタ

パワー コンバータ システム設計の主な仕様は、入力電圧 V1、出力電圧 V2、および必要な最大電力伝送です。デュアル アクティブ ブリッジの電力伝送の関係式は、式 6 で与えられます。N の最適な値は V1,nom / V 2,nom であり、この設計仕様では 1.6 になります。

式 6. P = N V 1 V 2 φ ( π - |φ| ) 2 π 2 F s L

ここで、

  • V1 は 1 次側電圧
  • V2 は 2 次側電圧
  • Nはトランスの巻数比
  • φ は位相シフト (ラジアン単位)
  • fsw はスイッチング周波数
  • L は漏れインダクタンスまたはカップリング インダクタンス

式 6 は、電力伝送を位相シフト φ で制御できることを示しています。ここで、電力伝送は φ = π /2 のとき最大になります。

V1 と V2 が固定されているので、必要な出力電力を得るための設計には 2 つの変数が残っています。スイッチング周波数 FS および漏れインダクタンス L です。FS を 100kHz に設定すると、 L は 35µH になります。これにより、理論上の最大電力伝送が 22.85kW になります。これは、出力電圧が低い場合に必要な目標電力である 10kW を上回っており、いくらかのヘッドルームが残ります。

インダクタの選択によって、コンバータのスイッチ ノードの最大電流ストレスが決まります。

図 2-15 に、インダクタ電流波形を示します。この波形から、ポイント I1 および I2 の電流を求めることができます。

式 7. i 1 = 0.5 × ( 2 × φ - ( 1 - d ) × π ) × I b a s e
式 8. i 2 = 0.5 × ( 2 × d   × φ + ( 1 - d ) × π ) × I b a s e

ここで、

  • D は 式 9 で与えられるコンバータの電圧伝達比
  • Ibase は 式 10 で与えられるコンバータの公称ベース電流
式 9. d = N × V 2 V 1
式 10. I b a s e = V 1 ω L
TIDA-010054 インダクタ電流の波形図 2-15 インダクタ電流の波形