JAJU732E June   2019  – April 2024 TMS320F28P550SJ , TMS320F28P559SJ-Q1

 

  1.   1
  2.   概要
  3.   参照情報
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 主な使用製品
      1. 2.2.1  UCC21710
      2. 2.2.2  UCC14141-Q1
      3. 2.2.3  AMC1311
      4. 2.2.4  AMC1302
      5. 2.2.5  OPA320
      6. 2.2.6  AMC1306M05
      7. 2.2.7  AMC1336
      8. 2.2.8  TMCS1133
      9. 2.2.9  TMS320F280039C
      10. 2.2.10 TLVM13620
      11. 2.2.11 ISOW1044
      12. 2.2.12 TPS2640
    3. 2.3 システム設計理論
      1. 2.3.1 電源システムとのデュアル アクティブ ブリッジの類似性
      2. 2.3.2 デュアル アクティブ ブリッジ – スイッチング シーケンス
      3. 2.3.3 デュアル アクティブ ブリッジ - ゼロ電圧スイッチング (ZVS)
      4. 2.3.4 デュアル アクティブ ブリッジ - 設計上の考慮事項
        1. 2.3.4.1 漏れインダクタ
        2. 2.3.4.2 ソフト スイッチングの範囲
        3. 2.3.4.3 インダクタンスの電流への影響
        4. 2.3.4.4 位相シフト
        5. 2.3.4.5 コンデンサの選択
          1. 2.3.4.5.1 DC ブロッキング コンデンサ
        6. 2.3.4.6 スイッチング周波数
        7. 2.3.4.7 トランスの選択
        8. 2.3.4.8 SiC MOSFET の選択
      5. 2.3.5 損失解析
        1. 2.3.5.1 SiC MOSFET とダイオードの損失
        2. 2.3.5.2 トランスの損失
        3. 2.3.5.3 インダクタの損失
        4. 2.3.5.4 ゲート ドライバの損失
        5. 2.3.5.5 効率
        6. 2.3.5.6 熱に関する注意事項
  9. 3回路の説明
    1. 3.1 電力段
    2. 3.2 DC 電圧センシング
      1. 3.2.1 1 次側 DC 電圧検出
      2. 3.2.2 2 次側 DC 電圧検出
        1. 3.2.2.1 2 次側バッテリ電圧センシング
    3. 3.3 電流検出
    4. 3.4 電力アーキテクチャ
      1. 3.4.1 補助電源
      2. 3.4.2 ゲート ドライバのバイアス電源
      3. 3.4.3 検出回路用の絶縁型電源
    5. 3.5 ゲート ドライバの回路
    6. 3.6 追加回路
    7. 3.7 シミュレーション
      1. 3.7.1 構成
      2. 3.7.2 シミュレーションを実行
  10. 4ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 4.1 必要なハードウェアとソフトウェア
      1. 4.1.1 ハードウェア
      2. 4.1.2 ソフトウェア
        1. 4.1.2.1 ソフトウェア入門
        2. 4.1.2.2 ピン構成
        3. 4.1.2.3 PWM の構成
        4. 4.1.2.4 高分解能の位相シフト構成
        5. 4.1.2.5 ADC 構成
        6. 4.1.2.6 ISR 構造
    2. 4.2 テスト設定
    3. 4.3 PowerSUITE GUI
    4. 4.4 ラボ
      1. 4.4.1 ラボ 1
      2. 4.4.2 ラボ 2
      3. 4.4.3 ラボ 3
      4. 4.4.4 ラボ 4
      5. 4.4.5 ラボ 5
      6. 4.4.6 ラボ 6
      7. 4.4.7 ラボ 7
    5. 4.5 テスト結果
      1. 4.5.1 閉ループのパフォーマンス
  11. 5デザイン ファイル
    1. 5.1 回路図
    2. 5.2 部品表 (BOM)
    3. 5.3 Altium プロジェクト
    4. 5.4 ガーバー ファイル
    5. 5.5 アセンブリの図面
  12. 6関連資料
    1. 6.1 商標
  13. 7用語
  14. 8著者について
  15. 9改訂履歴

2.3.5.4 ゲート ドライバの損失

ゲート ドライバ回路の電力損失には、UCC21530 での損失と、ゲート抵抗など周辺回路での損失が含まれます。電力損失の要因として、静的電力損失があります。これにはドライバの静止電力損失と、あるスイッチング周波数で動作しているドライバの自己消費電力が含まれます。Vcc ピンに流れ込む静止電流 (IVCCQ) と VDD ピンに流れ込む静止電流 (IVDDQ)の値は、データシートから抽出されます。

式 29. P Q = ( V CC × I VCCQ ) + ( V DD × I VDDQ ) = ( 3 . 3 V × 3 mA ) + ( 15 V × 4 mA ) = 70 mW

データシートの値を 式 29 に代入すると、ゲート ドライバの PQ 損失は、約 70mW になります 。ゲート ドライバ損失のもう 1 つの要素は、スイッチング動作損失です。これは、8 個のゲートドライバで合計 560mW になります。

式 30. P s w = 2 × V D D - V EE × Q G × F s = 0 . 2 W

式 32 に、VDD = 15V、VEE = –4V、FSW = 100kHz、QG = 53nC を代入すると、スイッチング損失は、1 次側 FET 1個あたり 0.2W になります。C3M0075120K (1 次側 MOSFET) のゲート電荷は、データシートから抽出されます。同様に、2 次側のスイッチング損失は、約 0.33W と計算されます。C3M0030090K MOSFET のゲート電荷 QGは 87nC であり、データシートから得られます。また、MOSFET のターンオンおよびターンオフ時に、ゲート抵抗でも損失が発生します。ターンオンおよびターンオフ ゲート抵抗は 2Ω です。これらの抵抗は、ゲートでの発振を減衰させるために選択されます。ゲート ドライバ IC は、スイッチングプロセス中に 10A のピーク電流をシンクおよびソースできます。スイッチング サイクル全体でこの電流パルスの平均値をとると、ゲート抵抗で発生するターンオン損失とターンオフ損失は 式 31 で得られれます。

式 31. P cond = Q G × ( V DD - V EE ) × F s 2 × ( R on R Gin + R off R Gin ) = 18 mW

この値は、1 次側の各スイッチで 18mW、2 次側の各スイッチで 30mW であり、合計で最大 192mW です。したがって、すべてのゲートドライバで発生する総損失は約 3W です。