JAJU732E June   2019  – April 2024 TMS320F28P550SJ , TMS320F28P559SJ-Q1

 

  1.   1
  2.   概要
  3.   参照情報
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 主な使用製品
      1. 2.2.1  UCC21710
      2. 2.2.2  UCC14141-Q1
      3. 2.2.3  AMC1311
      4. 2.2.4  AMC1302
      5. 2.2.5  OPA320
      6. 2.2.6  AMC1306M05
      7. 2.2.7  AMC1336
      8. 2.2.8  TMCS1133
      9. 2.2.9  TMS320F280039C
      10. 2.2.10 TLVM13620
      11. 2.2.11 ISOW1044
      12. 2.2.12 TPS2640
    3. 2.3 システム設計理論
      1. 2.3.1 電源システムとのデュアル アクティブ ブリッジの類似性
      2. 2.3.2 デュアル アクティブ ブリッジ – スイッチング シーケンス
      3. 2.3.3 デュアル アクティブ ブリッジ - ゼロ電圧スイッチング (ZVS)
      4. 2.3.4 デュアル アクティブ ブリッジ - 設計上の考慮事項
        1. 2.3.4.1 漏れインダクタ
        2. 2.3.4.2 ソフト スイッチングの範囲
        3. 2.3.4.3 インダクタンスの電流への影響
        4. 2.3.4.4 位相シフト
        5. 2.3.4.5 コンデンサの選択
          1. 2.3.4.5.1 DC ブロッキング コンデンサ
        6. 2.3.4.6 スイッチング周波数
        7. 2.3.4.7 トランスの選択
        8. 2.3.4.8 SiC MOSFET の選択
      5. 2.3.5 損失解析
        1. 2.3.5.1 SiC MOSFET とダイオードの損失
        2. 2.3.5.2 トランスの損失
        3. 2.3.5.3 インダクタの損失
        4. 2.3.5.4 ゲート ドライバの損失
        5. 2.3.5.5 効率
        6. 2.3.5.6 熱に関する注意事項
  9. 3回路の説明
    1. 3.1 電力段
    2. 3.2 DC 電圧センシング
      1. 3.2.1 1 次側 DC 電圧検出
      2. 3.2.2 2 次側 DC 電圧検出
        1. 3.2.2.1 2 次側バッテリ電圧センシング
    3. 3.3 電流検出
    4. 3.4 電力アーキテクチャ
      1. 3.4.1 補助電源
      2. 3.4.2 ゲート ドライバのバイアス電源
      3. 3.4.3 検出回路用の絶縁型電源
    5. 3.5 ゲート ドライバの回路
    6. 3.6 追加回路
    7. 3.7 シミュレーション
      1. 3.7.1 構成
      2. 3.7.2 シミュレーションを実行
  10. 4ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 4.1 必要なハードウェアとソフトウェア
      1. 4.1.1 ハードウェア
      2. 4.1.2 ソフトウェア
        1. 4.1.2.1 ソフトウェア入門
        2. 4.1.2.2 ピン構成
        3. 4.1.2.3 PWM の構成
        4. 4.1.2.4 高分解能の位相シフト構成
        5. 4.1.2.5 ADC 構成
        6. 4.1.2.6 ISR 構造
    2. 4.2 テスト設定
    3. 4.3 PowerSUITE GUI
    4. 4.4 ラボ
      1. 4.4.1 ラボ 1
      2. 4.4.2 ラボ 2
      3. 4.4.3 ラボ 3
      4. 4.4.4 ラボ 4
      5. 4.4.5 ラボ 5
      6. 4.4.6 ラボ 6
      7. 4.4.7 ラボ 7
    5. 4.5 テスト結果
      1. 4.5.1 閉ループのパフォーマンス
  11. 5デザイン ファイル
    1. 5.1 回路図
    2. 5.2 部品表 (BOM)
    3. 5.3 Altium プロジェクト
    4. 5.4 ガーバー ファイル
    5. 5.5 アセンブリの図面
  12. 6関連資料
    1. 6.1 商標
  13. 7用語
  14. 8著者について
  15. 9改訂履歴

2.3.4.7 トランスの選択

電源設計では、トランスとインダクタがサイズに大きく影響します。動作周波数を高くするとサイズは小さくなりますが、一定の値を超えてスイッチング周波数を高くすると、パワーモジュールの効率に影響を及ぼします。これは、その周波数で、電流が導体の表面を流れる表皮効果が非常に大きくなるためです。表皮効果と同様に、近接効果もあり、電流は互いに最も近い表面にのみ流れます。さらに、高周波設計における近接性の観点から、導体のサイズと層数を最適化する必要があります。平面トランスを使用する場合、より多くのインターリーブを実現し、近接効果を低減することができます。このインターリーブは、特定の量の漏れインダクタンスを生成するように調整できるので、電力伝送に役立ち、ZVS に寄与します。

平面トランスには、従来型トランスに比べて次のような利点があるので、このリファレンスデザインで採用しました。

  • 平面型磁気素子は、非常に高い電力密度を達成しています。同じ電力定格の従来型トランスと比較して、小型で省スペースです。
  • AC 導体の損失を低減するために、より多くインターリーブする能力があります。
  • 巻線と層の間に安定した間隔を確保しており、それらが安定した寄生成分に変換されます。漏れインダクタンスと巻線間容量はどちらも、非常に予測可能で厳密な値に維持できます。
  • 平面型磁気素子を使用すると、漏れインダクタンスを厳密に制御できます。
  • トランスのサイズが小さいため、追加のシム インダクタをトランス自体に統合できます。ボード上に個別の部品を用意する必要がなくなります。

漏れインダクタ単体では、軽負荷までのソフト スイッチングを実現することはできません。すでに説明したように、インダクタの値を大きくしてソフトスイッチング範囲を大きくすると、RMS 電流が大きくなります。実際には、漏れインダクタは、定格負荷の 1/2 または 1/3 までの負荷に対してソフト スイッチングを行うように選択します。ソフト スイッチング範囲を拡大するために、複数位相シフト制御を適用できます。一部のアプリケーションでは、低負荷でのハード スイッチングによるスイッチング損失の増加は許容されます。低負荷では導通損失が減少するためです。