JAJU751G September   2019  – October 2023

 

  1.   1
  2.   概要
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 設計上の考慮事項
    3. 2.3 主な使用製品
      1. 2.3.1  LMG3422R050 — ドライバと保護機能を内蔵した 600V GaN
      2. 2.3.2  TMCS1100 — 高精度絶縁型電流センス・モニタ
      3. 2.3.3  UCC27524 — デュアル、5A、高速 2 次側パワー MOSFET ドライバ
      4. 2.3.4  UCC27714 — 620V、1.8A、2.8A 1 次側 / 2 次側ゲート・ドライバ
      5. 2.3.5  ISO7721 — 高速、堅牢な EMC 特性、強化絶縁型、基本デュアル・チャネル・デジタル・アイソレータ
      6. 2.3.6  ISO7740 および ISO7720 — 高速、低消費電力、堅牢な EMC デジタル・アイソレータ
      7. 2.3.7  OPA237 — 単一電源オペアンプ
      8. 2.3.8  INAx180 — 2 次側および 1 次側電圧出力、電流センス・アンプ
      9. 2.3.9  TPS560430 — SIMPLE SWITCHER 4V～36V、600mA、同期整流降圧コンバータ
      10. 2.3.10 TLV713 — ポータブル機器向けフォールドバック電流制限付き 150mA 低ドロップアウト (LDO) レギュレータ
      11. 2.3.11 TMP61 — 温度検出向けシリコン・ベース小型リニア・サーミスタ
      12. 2.3.12 CSD18510Q5B — 40V、N チャネル NexFET MOSFET、シングル SON5x6、0.96mΩ
      13. 2.3.13 UCC28911 — 定電圧、定電流、1 次側レギュレーション付き 700V フライバック・スイッチャ
      14. 2.3.14 SN74LVC1G3157DRYR — 単極双投アナログ・スイッチ
    4. 2.4 システム設計理論
      1. 2.4.1 トーテム・ポール PFC 段の設計
        1. 2.4.1.1 PFC 段の設計パラメータ
        2. 2.4.1.2 電流の計算
        3. 2.4.1.3 PFC 昇圧インダクタ
        4. 2.4.1.4 出力コンデンサ
        5. 2.4.1.5 高速および低速スイッチ
        6. 2.4.1.6 AC 電流検出回路
        7. 2.4.1.7 温度検出
      2. 2.4.2 LLC 段の設計パラメータ
        1. 2.4.2.1 LLC トランスの巻線比 N の決定
        2. 2.4.2.2 Mg_min と Mg_max の決定
        3. 2.4.2.3 共振ネットワークの等価負荷抵抗 (Re) の決定
        4. 2.4.2.4 Lm と Lr の比率 (Ln) と Qe の選択
        5. 2.4.2.5 1 次側電流の決定
        6. 2.4.2.6 2 次側電流の決定
        7. 2.4.2.7 1 次側 GaN / ドライバ
        8. 2.4.2.8 2 次側同期 MOSFET
        9. 2.4.2.9 出力電流検出
      3. 2.4.3 1 次側と 2 次側の間の通信
  9. 3ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 3.1 必要なハードウェアとソフトウェア
      1. 3.1.1 ハードウェア
        1. 3.1.1.1 テスト条件
        2. 3.1.1.2 ボードの検証に必要なテスト機器
        3. 3.1.1.3 テスト方法
          1. 3.1.1.3.1 システム・テスト：デュアル段
          2. 3.1.1.3.2 PFC 段テスト
          3. 3.1.1.3.3 LLC 段テスト
      2. 3.1.2 PFC 段ソフトウェア
        1. 3.1.2.1 CCS でのプロジェクトの開始
        2. 3.1.2.2 プロジェクト構造
        3. 3.1.2.3 C2000 MCU の CLA を使用して CPU の負荷を軽減
        4. 3.1.2.4 CPU 使用率とメモリ割り当て
        5. 3.1.2.5 プロジェクトの実行
          1. 3.1.2.5.1 ラボ 1：開ループ、DC (PFC モード)
            1. 3.1.2.5.1.1 ラボ 1 のソフトウェア・オプションの設定
            2. 3.1.2.5.1.2 プロジェクトのビルドおよびロード
            3. 3.1.2.5.1.3 デバッグ環境設定ウィンドウ
            4. 3.1.2.5.1.4 リアルタイム・エミュレーションの使用
            5. 3.1.2.5.1.5 コードの実行
          2. 3.1.2.5.2 ラボ 2：閉電流ループ DC
            1. 3.1.2.5.2.1 ラボ 2 のソフトウェア・オプションの設定
            2. 3.1.2.5.2.2 プロジェクトのビルドおよびロードとデバッグのセットアップ
            3. 3.1.2.5.2.3 コードの実行
          3. 3.1.2.5.3 ラボ 3：閉電流ループ、AC (PFC)
            1. 3.1.2.5.3.1 ラボ 3 のソフトウェア・オプションの設定
            2. 3.1.2.5.3.2 プロジェクトのビルドおよびロードとデバッグのセットアップ
            3. 3.1.2.5.3.3 コードの実行
          4. 3.1.2.5.4 ラボ 4：閉電圧および電流ループ (PFC)
            1. 3.1.2.5.4.1 ラボ 4 のソフトウェア・オプションの設定
            2. 3.1.2.5.4.2 プロジェクトのビルドおよびロードとデバッグのセットアップ
            3. 3.1.2.5.4.3 コードの実行
      3. 3.1.3 LLC 段ソフトウェア
        1. 3.1.3.1 CCS でのプロジェクトの開始
        2. 3.1.3.2 プロジェクト構造
        3. 3.1.3.3 ソフトウェアの流れ図
        4. 3.1.3.4 CPU 使用率とメモリ割り当て
        5. 3.1.3.5 プロジェクトの実行
          1. 3.1.3.5.1 ラボ 1：開ループ制御
            1. 3.1.3.5.1.1 ソフトウェア設定
            2. 3.1.3.5.1.2 プロジェクトのビルドとロード
            3. 3.1.3.5.1.3 デバッグ環境ウィンドウ
            4. 3.1.3.5.1.4 コードの実行
          2. 3.1.3.5.2 ラボ 2：SFRA による閉ループ制御
            1. 3.1.3.5.2.1 ソフトウェア設定
            2. 3.1.3.5.2.2 プロジェクトのビルドとロード
            3. 3.1.3.5.2.3 デバッグ環境ウィンドウ
            4. 3.1.3.5.2.4 コードの実行
      4. 3.1.4 PFC + LLC 段のデュアル・テスト
        1. 3.1.4.1 ハードウェア設定
        2. 3.1.4.2 システム・テスト手順
        3. 3.1.4.3 TIDA-010062 の FSI ソフトウェア
      5. 3.1.5 ライブ・ファームウェア・アップデートの概要
        1. 3.1.5.1 ライブ・ファームウェア・アップデートの説明
        2. 3.1.5.2 ソフトウェアの構造
        3. 3.1.5.3 LLC 段ソフトウェアの LFU
          1. 3.1.5.3.1 CCS でのプロジェクトの開始
        4. 3.1.5.4 CCS を使用したカスタム・ブートローダとアプリケーションのフラッシュへのロード
        5. 3.1.5.5 CLA で制御ループを実行した状態での LFU デモの実行とテスト結果
    2. 3.2 テストと結果
      1. 3.2.1 性能、データ、および曲線
        1. 3.2.1.1 PFC 段の効率、iTHD、PF
        2. 3.2.1.2 LLC 段の効率
        3. 3.2.1.3 システム全体の効率
      2. 3.2.2 機能波形
        1. 3.2.2.1 起動
        2. 3.2.2.2 ホール・センサ
        3. 3.2.2.3 PFC の動作波形
        4. 3.2.2.4 LLC の動作波形
  10. 4設計ファイル
    1. 4.1 回路図
    2. 4.2 部品表 (BOM)
    3. 4.3 PCB レイアウトに関する推奨事項
      1. 4.3.1 電力段に関するガイドライン
      2. 4.3.2 ゲート・ドライバ固有のガイドライン
      3. 4.3.3 レイアウトのプリント
    4. 4.4 Altium プロジェクト
    5. 4.5 ガーバー・ファイル
    6. 4.6 組立図面
  11. 5ソフトウェア・ファイル
  12. 6関連資料
    1. 6.1 商標
  13. 7著者について
  14. 8改訂履歴
  15.   132

3.1.2.3 C2000 MCU の CLA を使用して CPU の負荷を軽減

CLA (制御補償器アクセラレータ) は、C2000 MCU ファミリの製品に搭載されているコプロセッサです。このコプロセッサにより、制御 ISR 機能をメインの C28x CPU コアからオフロードできます。

powerSUITE 対応ソリューションにおいて CLA で制御 ISR を実行するには、powerSUITE CFG ページのドロップダウン・メニューから選択します。powerSUITE ソリューションのソフトウェア構造は、ドロップダウン・メニューから選択するだけで、CLA にタスクがオフロードできるように設計されています。コードの重複はなく、コードを CLA と C28x のどちらで実行する場合でも 1 つのアルゴリズム・ソースで実行できます。この構成ではソリューションを柔軟にデバッグできます。

各製品間で CLA の機能は若干異なります。例として、F2837xD、F2837xS、F2807x の CLA は、同時に 1 つのタスクしかサポートできず、ネスティングに対応していません。この構成では、タスクは割り込み不可能です。CLA には 1 つの ISR しかオフロードできません。F28004x の CLA はバックグラウンド・タスクに対応しており、通常の CLA タスクへのネスティングが可能です。この構成では、CLA に 2 つの ISR をオフロードできます。

CLA はバックグラウンド・タスクに対応しており、CLA タスクへのネスティングが可能です。この構成では、CLA に 2 つの ISR をオフロードできます。F28003x/F28004x の場合には、電流ループ / 電圧ループの制御 ISR (100kHz) と計測 ISR (10kHz) 両方を CLA にオフロードします。CLA を搭載していない F28002x の場合、両方の ISR を実行できるのは C28x のみです。

CLA の詳細については、CLA ハンズオン・ワークショップおよび各製品のテクニカル・リファレンス・マニュアルを参照してください。