JAJU809 march 2023
複数のデータ・コンバータを使用する信号チェーンには、データ・コンバータのすべてのサンプリング・インスタンスが確実に揃えられるよう、同期されたクロックが必要です。ただし、JESD204B ベースのデータ・コンバータの場合、性能を向上させるには、デバイス同期に関する次の要件が重要です。
ADC と FPGA との間の SERDES レーンは、長さが一致する必要はありません。JESD204B の同期手法により、遅延の変動は吸収されます。