JAJU809 march   2023

 

  1.   1
  2.   概要
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 設計ブロック図
    2. 2.2 主な使用製品
      1. 2.2.1 LMK04832-SP
      2. 2.2.2 LMX2615-SP
      3. 2.2.3 CDCLVP111-SP
      4. 2.2.4 ADC12DJ3200QML-SP
    3. 2.3 設計手順
      1. 2.3.1 複数の JESD204B の同期要件
      2. 2.3.2 クロック・ツリーの設計
        1. 2.3.2.1 クロック周波数の計画
        2. 2.3.2.2 クロック・ツリーのコンポーネント
          1. 2.3.2.2.1 クロック・リファレンス
          2. 2.3.2.2.2 クロック・リファレンス・バッファ
          3. 2.3.2.2.3 クロック分配
          4. 2.3.2.2.4 周波数合成
        3. 2.3.2.3 位相遅延の調整オプション
        4. 2.3.2.4 位相ノイズの最適化
        5. 2.3.2.5 シングル・イベント効果 (SEE) の検討事項
        6. 2.3.2.6 MIMO システム用クロック・ツリーの拡張
      3. 2.3.3 パワー・マネージメント
        1. 2.3.3.1 電源設計の検討事項
        2. 2.3.3.2 放射線耐性強化 (Rad-Hard) 電源ツリー
          1. 2.3.3.2.1 放射線耐性保証 (RHA) 負荷スイッチ
          2. 2.3.3.2.2 放射線耐性保証 (RHA) DC/DC 降圧コンバータ
          3. 2.3.3.2.3 放射線耐性保証 (RHA) 低ドロップアウト (LDO) レギュレータ
            1. 2.3.3.2.3.1 3.3V リニア・レギュレータ
            2. 2.3.3.2.3.2 4.5V リニア・レギュレータ
        3. 2.3.3.3 過電流検出回路
  9. 3ハードウェアとソフトウェアの使用開始
    1. 3.1 ハードウェアの構成
      1. 3.1.1 クロッキング・ボードのセットアップ
        1. 3.1.1.1 電源
        2. 3.1.1.2 入力リファレンス信号
        3. 3.1.1.3 入力同期信号
        4. 3.1.1.4 出力信号
        5. 3.1.1.5 プログラミング・インターフェイス
        6. 3.1.1.6 FMC+ アダプタ・ボードのセットアップ
        7. 3.1.1.7 ADC12DJ3200 EVM のセットアップ
        8. 3.1.1.8 TSW14J57EVM のセットアップ
        9. 3.1.1.9 マルチチャネル同期のセットアップ
    2. 3.2 ソフトウェア
      1. 3.2.1 必要なソフトウェア
      2. 3.2.2 クロッキング・ボードのプログラミング・シーケンス
      3. 3.2.3 ADC12DJ3200CVAL EVM のプログラミング・シーケンス
      4. 3.2.4 TSW14J57EVM の評価プログラミング・シーケンス
  10. 4テストと結果
    1. 4.1 テスト構成
    2. 4.2 結果
      1. 4.2.1 位相ノイズの測定結果
      2. 4.2.2 マルチチャネル・クロックの位相揃え
      3. 4.2.3 信号チェーンの性能
      4. 4.2.4 チャネル間スキューの測定
    3. 4.3 まとめと結論
  11. 5設計とドキュメントのサポート
    1. 5.1 設計サポート
      1. 5.1.1 回路図
      2. 5.1.2 部品表 (BOM)
    2. 5.2 ドキュメントのサポート
    3. 5.3 サポート・リソース
    4. 5.4 商標
  12. 6著者について
    1. 6.1 謝辞
2.3.3.2.2 放射線耐性保証 (RHA) DC/DC 降圧コンバータ

3.3V デバイスすべてに高精度の電力を供給するため、プリレギュレータとして降圧コンバータを使用します。これにより、ドロップ電圧を下げることで LDO の発熱を低減できます。この方法で、低ノイズ電源、降圧コンバータと LDO のカスケード接続、または一連の LDO に対しての、大幅にノイズが低減されたクロック生成の要求を満たすことできます。

コンバータの設計仕様：

  • VIN = 5V
  • VOUT = 3.8V
  • Ioutmax = 4A
  • FSW = 500kHz
  • RTOP = 10kΩ、RBOT = 2.64kΩ
式 6. RBOTTOM = VREF / (VOUT - VREF) × RTOP

ここで

  • VREF = 0.804V
  • VOUT = 3.8V
  • RTOP = 10kΩ
  • RBOTTOM = 2.683kΩ
  • 標準値 = 2.64kΩ
GUID-20221202-SS0I-3X1W-5N8C-7GJTGSHH7LVJ-low.svg図 2-15 降圧プリレギュレータ

補償値は WEBENCH® Power Designer で決定され、TINA-TI の平均モデルによるシミュレーションで検証されたものです。

GUID-20221202-SS0I-H0KB-VFP2-6LMGFBCVRVLP-low.svg図 2-16 TPS50601A 降圧レギュレータ用のシミュレーション・ベンチ

図 2-17 は、シミュレーションから得られた位相マージンが 57.86°であることを示しています。

GUID-20221202-SS0I-FF5Q-8JVJ-T75PQRPCL649-low.svg図 2-17 選択したパッシブ部品を使用した TPS50601A の位相とゲイン

TPS50601A-SP 放射線耐性が強化された 3V～7V 入力、6A の同期整流降圧コンバータのデータシートの、周波数補償用の小信号モデルについて解説しているセクションの式を使用して、目的の仕様に応じたデバイスのループ補償成分の値を再計算します。