JAJU869 January   2024

 

  1.   1
  2.   概要
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 設計上の考慮事項
    3. 2.3 一般レイアウトに関する推奨事項
      1. 2.3.1 DLPC3436 レイアウトのガイドライン
        1. 2.3.1.1 PLL 電力のレイアウト
        2. 2.3.1.2 I2C インターフェイス性能
        3. 2.3.1.3 DMD 制御および サブ LVDS 信号
        4. 2.3.1.4 レイアウト レイヤの変更
        5. 2.3.1.5 スタブ
        6. 2.3.1.6 終端
        7. 2.3.1.7 ビアの配線
      2. 2.3.2 FPGA DDR2 SDRAM インターフェイスの配線
      3. 2.3.3 DLPA2005 レイアウトに関する推奨事項
        1. 2.3.3.1 レイアウトのガイドライン
        2. 2.3.3.2 レイアウト例
        3. 2.3.3.3 熱に関する注意事項
      4. 2.3.4 DMD フレックス ケーブル インターフェイスのレイアウト ガイドライン
    4. 2.4 主な使用製品
  9. 3ハードウェア
    1. 3.1 ハードウェア要件
  10. 4設計とドキュメントのサポート
    1. 4.1 デザイン ファイル
      1. 4.1.1 回路図
      2. 4.1.2 BOM
      3. 4.1.3 レイアウト ファイル
      4. 4.1.4 メカニカル ファイル
    2. 4.2 ソフトウェアおよび FPGA コード
    3. 4.3 ドキュメントのサポート
    4. 4.4 サポート・リソース
    5. 4.5 商標

2.3.3.1 レイアウトのガイドライン

スイッチング電源を備えたすべてのチップにおいて、レイアウトは設計での重要なステップとなります。ピーク電流およびスイッチング周波数が高い場合には、特に重要です。レイアウトが注意深く行われていないと、レギュレータでは EMI 問題だけでなく安定性の問題も生じる場合があります。主要な電流パスおよびパワー グランド トラックには広く短い配線を使用してください。入力コンデンサ、出力コンデンサ、インダクタを IC のできるだけ近くに配置する必要があります。

図 2-4 に、重要な部品をピンのできるだけ近くに配置したレイアウト例を示します。部品に関する推奨事項を以下に示します。

    R1は RLIM であり、広いパターン (低抵抗) を経由してシステム グランドに接続されています。スター型で、ピン 5 のアナログ グランドを、RLIM がシステム グランドに接続されているポイントに接続します。同様に、広い低オームのパターンもターゲットとして使用します。ただし、このパターンはそれほど重要ではありません (数十 mA)。
    L1は VLED の大型インダクタで、2 つの広いパターンでピンに接続されています。
    C4VLED のデカップリング コンデンサ。C4 は部品にできる限り近づけて配置し、C4 をグランドに直接接続します。
    L3/C20は VCORE 降圧に使用される部品です。L3 はピンの近くに配置し、広いパターンで部品に接続します。C20 はインダクタのすぐ隣に配置し、PGND ピンに接続します。
    L2このインダクタは DMD リセット レギュレータの一部であり、幅の広い PCB パターンを使用して、DLPA2005 のできるだけ近くに配置されています。