JAJU869 January   2024

 

  1.   1
  2.   概要
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 設計上の考慮事項
    3. 2.3 一般レイアウトに関する推奨事項
      1. 2.3.1 DLPC3436 レイアウトのガイドライン
        1. 2.3.1.1 PLL 電力のレイアウト
        2. 2.3.1.2 I2C インターフェイス性能
        3. 2.3.1.3 DMD 制御および サブ LVDS 信号
        4. 2.3.1.4 レイアウト レイヤの変更
        5. 2.3.1.5 スタブ
        6. 2.3.1.6 終端
        7. 2.3.1.7 ビアの配線
      2. 2.3.2 FPGA DDR2 SDRAM インターフェイスの配線
      3. 2.3.3 DLPA2005 レイアウトに関する推奨事項
        1. 2.3.3.1 レイアウトのガイドライン
        2. 2.3.3.2 レイアウト例
        3. 2.3.3.3 熱に関する注意事項
      4. 2.3.4 DMD フレックス ケーブル インターフェイスのレイアウト ガイドライン
    4. 2.4 主な使用製品
  9. 3ハードウェア
    1. 3.1 ハードウェア要件
  10. 4設計とドキュメントのサポート
    1. 4.1 デザイン ファイル
      1. 4.1.1 回路図
      2. 4.1.2 BOM
      3. 4.1.3 レイアウト ファイル
      4. 4.1.4 メカニカル ファイル
    2. 4.2 ソフトウェアおよび FPGA コード
    3. 4.3 ドキュメントのサポート
    4. 4.4 サポート・リソース
    5. 4.5 商標

2.3.4 DMD フレックス ケーブル インターフェイスのレイアウト ガイドライン

DLP300S DMD は、インターポーザを使用して PCB またはフレックス回路に接続します。長さの一致やインピーダンスなどのレイアウトのガイドラインの詳細については、『DLPC1438 デジタル コントローラ』データシートを参照してください。 DLP300S DMD または DLP301S のレイアウト ガイドラインについては 、関連するデータシートを参照してください。

DLP300S または DLP301S DMD に配線するためのレイアウトのガイドラインとして、以下のものがあります。

  • LS_WDATA 信号と LS_CLK 信号の長さを一致させます。
  • HS バス信号のビア、層変更、巻線を最小限に抑えます。
  • 最小で 2 つの 100nF (25V) コンデンサ - 1 つは VBIAS ピンの近くにあります。
  • 最小で 2 つの 100nF (25V) コンデンサ - 1 つは VRST ピンの近くにあります。
  • 最小で 2 つの 220nF (25V) コンデンサ - 1 つは VOFS ピンの近くにあります。
  • 最小で 4 つの 100nF (6.3V) コンデンサ - 2 つは DMD の両側に近くにあります。