このリファレンス・デザインには 2 つのイーサネット・サブシステムがあります。一方のサブシステムは 4 つの DP83TD510E イーサネット PHY で構成され、シングル・ペア・イーサネットをサポートします。2 つ目のサブシステムは 1 つの DP83867 デバイスを搭載しており、クラウド接続用のギガビット・イーサネットをサポートします。図 3-5 を参照してください。

5 つすべての PHY において、MAC からイーサネット PHY への接続は RGMII です。RGMII は 1000Mbps の速度と 10Mbps の速度に使用できます。MAC により、RGMII クロック・ライン上でイーサネット PHY への適切な速度が実現します。

5 つの MAC は AM6442 マイクロプロセッサに内蔵されています。5 つの MAC のうち 4 つは、産業用通信サブシステム (ICSS) ペリフェラル内にあります。5 つ目の MAC ポートは CPSW ペリフェラル内にあります。どの MAC にも、Linux オペレーティング・システムのネットワーク・インターフェイスとしてアクセスできます。

DP83867 ギガビット・イーサネット PHY は、MDIO アドレス 1 用に構成されています。RGMII インターフェイスは、AM6442 プロセッサの CPSW ペリフェラルに接続されています。DP83867 は、CPSW の MDIO、MDC インターフェイスにも接続されています。ギガビット・イーサネット・ポートは、標準の RJ45 イーサネット・コネクタを使用します。RJ45 コネクタの内部にある 2 つの LED は、PHY のリンクアップおよび送受信アクティビティの状態を示します。

DP83TD510E PHY は MDIO アドレス 0 と 1 を使用するように構成されています。4 つのイーサネット PHY のうち 2 つが ICSS0 に接続され、他の 2 つのデバイスが ICSS1 に接続されます。2 つの PHY それぞれの MDIO、MDC ラインは、適切な ICSS0 または ICSS1 ペリフェラルに接続されます。SPE ポートには、並行して使用できる 2 つのコネクタ・オプションがあります。Phoenix Contact SPE-T1 コネクタと、Wurth Electronics の標準ねじ端子です。各 SPE ポートには 3 つの LED があり、PHY 状態のリンク (短距離および長距離) と、送受信アクティビティを示します。

PHY の MDI パス内で、PoDL が MDI パスに結合されます。

25MHz の BAW 発振器 LMK6CE により、25MHz のクロック源が生成されます。この 25MHz のクロックは、最大 6 出力の LMK1C1106 LMCMOS クロック・バッファに供給されます。25MHz の出力は、5 つのイーサネット PHY に接続されています。