JAJU893A June   2023  – October 2024 AM6442

 

  1.   1
  2.   概要
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 用語
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 設計上の考慮事項
    3. 2.3 主な使用製品
      1. 2.3.1  AM6442 マイクロプロセッサ
      2. 2.3.2  DP83867 ギガビット イーサネット物理トランシーバ
      3. 2.3.3  DP83TD510E シングル ペア イーサネット物理トランシーバ
      4. 2.3.4  MSPM0G1107 マイクロコントローラ
      5. 2.3.5  LMK1C1106 6 チャネル出力、LVCMOS 1.8V バッファ
      6. 2.3.6  LMK6C 低ジッタ、高性能のバルク弾性波 (BAW) 固定周波数 LVCMOS 発振器
      7. 2.3.7  TLVM13630 高密度、3V～36V 入力、1V～6V 出力、3A 降圧パワー モジュール
      8. 2.3.8  LM74700-Q1 逆極性保護の理想ダイオード
      9. 2.3.9  TPS62825A 同期整流降圧 DC/DC コンバータ
      10. 2.3.10 LMR36006 超小型同期整流降圧コンバータ
      11. 2.3.11 TLV62568A 強制 PWM 搭載、高効率降圧型コンバータ
  9. 3システム設計理論
    1. 3.1 電源サブシステム
    2. 3.2 AM6442 システム オン モジュール サブシステム
    3. 3.3 イーサネット サブシステム
    4. 3.4 データ・ライン経由の電力供給 (PoDL) サブシステム
    5. 3.5 追加のサブシステム
      1. 3.5.1 USB 3.1 インターフェイス
      2. 3.5.2 Micro SD カード インターフェイス
      3. 3.5.3 SimpleLink CC3301 Wi-Fi 6 および Bluetooth Low Energy BoosterPack インターフェイス
      4. 3.5.4 AM6442 UART インターフェイス
  10. 4ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 4.1 ハードウェア要件
      1. 4.1.1 基板インターフェイス
        1. 4.1.1.1 ブート・スイッチの構成
        2. 4.1.1.2 リファレンス デザインの起動
    2. 4.2 ソフトウェア要件
      1. 4.2.1 PoDL PSE プロトコル・プログラミング
      2. 4.2.2 U-Boot と Linux を含む SD カード・イメージの作成
    3. 4.3 テスト構成と手順
  11. 5設計とドキュメントのサポート
    1. 5.1 設計ファイル
      1. 5.1.1 回路図
      2. 5.1.2 BOM
    2. 5.2 ドキュメントのサポート
    3. 5.3 サポート・リソース
    4. 5.4 商標
  12. 6著者について
  13. 7改訂履歴

2.3.3 DP83TD510E シングル ペア イーサネット物理トランシーバ

DP83TD510E は、IEEE 802.3cg 10BASE-T1L 仕様に準拠した超低消費電力イーサネット物理層トランシーバです。PHY は非常に低ノイズのカップリング レシーバ アーキテクチャを採用しており、長いケーブルの到達距離と非常に低い消費電力を実現します。この PHY は、2000m を超える長いケーブルの到達距離をサポートしています。DP83TD510E は、本質安全要件をサポートするために、外部 MDI 終端を備えています。このデバイスは、MII、Reduced MII (RMII)、RGMII、RMII Low Power 5MHz マスタ モードを介して、MAC レイヤと接続します。このリファレンス デザインでは、MAC と PHY の間の接続に RGMII インターフェイスを使用しています。