JAJU903 July   2023 TPS6521905 , TPS6521905-Q1

 

  1.   1
  2.   概要
  3.   商標
  4. 1概要
  5. 2NVM プログラミングのハードウェア要件
  6. 3標準的な NVM フロー
  7. 4プログラミングに関する指示
    1. 4.1  イネーブル設定の構成
    2. 4.2  降圧の構成
    3. 4.3  LDO の構成
    4. 4.4  GPIO の構成
    5. 4.5  シーケンスの構成
    6. 4.6  マルチファンクション・ピンの構成
    7. 4.7  EN/PB/VSENSE ピンの構成
    8. 4.8  I2C アドレスの変更
    9. 4.9  マスク設定の構成
    10. 4.10 NVM の再プログラミング
  8.   A NVM 以外のレジスタ
  9.   B PMIC への NVM 構成ファイルのロード
  10.   C PMIC の構成可能フィールド
  11.   D 関連資料

4.8 I2C アドレスの変更

TPS6521905 には、デフォルトの I2C アドレスが 0x30 に構成されています。 この構成は、必要に応じて、TPS65219_GUI のレジスタ・マップでレジスタ I2C_ADDRESS_REG を検索し、図 4-9 に示すようにデフォルトの 0x30 アドレスを変更することで、変更できます。 レジスタを変更したら、レジスタ 0x34 に 0x0A を書き込み、新しい値を NVM に保存する必要があります。

注: マルチ PMIC 構成で複数の TPS65219 デバイスを使用する場合、各デバイスは一意の I2C アドレスを持つ必要があります。第 2 、第 3 、およびその他の PMIC の I2C アドレスは、デフォルトの 0x30 から新しい値に変更する必要があります。

GUID-20230710-SS0I-XTQS-R82V-LSMHLMSN0QDS-low.svg図 4-9 I2C_ADDRESS_REG

表 4-20 I2C_ADDRESS_REG
レジスタ・アドレス ビット
ビット番号 フィールド名
0x26 6-0 I2C_ADDRESS_REG