JAJU903 July   2023 TPS6521905 , TPS6521905-Q1

 

  1.   1
  2.   概要
  3.   商標
  4. 1概要
  5. 2NVM プログラミングのハードウェア要件
  6. 3標準的な NVM フロー
  7. 4プログラミングに関する指示
    1. 4.1  イネーブル設定の構成
    2. 4.2  降圧の構成
    3. 4.3  LDO の構成
    4. 4.4  GPIO の構成
    5. 4.5  シーケンスの構成
    6. 4.6  マルチファンクション・ピンの構成
    7. 4.7  EN/PB/VSENSE ピンの構成
    8. 4.8  I2C アドレスの変更
    9. 4.9  マスク設定の構成
    10. 4.10 NVM の再プログラミング
  8.   A NVM 以外のレジスタ
  9.   B PMIC への NVM 構成ファイルのロード
  10.   C PMIC の構成可能フィールド
  11.   D 関連資料

4.6 マルチファンクション・ピンの構成

TPS65219 PMIC には、構成可能な 3 つのマルチファンクション・ピンがあります。MODE/STBY および MODE/RESET は、スイッチングを選択する MODE として、スタンバイ状態への遷移をトリガする STBY として、またはコールド・リセットまたはウォーム・リセットをトリガする RESET として構成できます。VSEL_SD/VSEL_DDR ピンは、LDO1 または LDO2 (選択可能) の出力電圧、または Buck3 の出力電圧を設定するように構成できます。ピンの極性については、データシートを参照してください。

注: VSEL_SD/VSEL_DDR を使用して LDO1 (または LDO2) の出力電圧を設定しない場合は、DDR として構成し、回路図のプルダウン抵抗で GND にプルダウンする必要があります。また、VSEL_SD_I2C_CTRL を 1h に設定する必要があります。

  • 図 4-7 に、TPS65219-GUI を使用するときに変更される設定を示します

  • 図 4-7 に、TPS65219-GUI を使用しない場合に書き込むレジスタ・フィールドを示します。

GUID-20230428-SS0I-MQDQ-HFRC-2V24NMCZKDPC-low.svg図 4-7 TPS65219-GUI を使用するマルチファンクション構成
表 4-16 VSEL_SD/VSEL_DDR の NVM レジスタ
レジスタ・アドレス ビット 設定
ビット番号 フィールド名
ピン機能 0x1F 0 VSEL_DDR_SD 0h = Buck3 の電圧を設定するために VSEL ピンを DDR として構成

1h = VSEL_RAIL の電圧を設定するために VSEL ピンを SD として構成
VSEL レールの選択 2 VSEL_RAIL 0h = LDO1

1h = LDO2
ピンの極性 1 VSEL_SD_POLARITY 0h =

  • LOW：1.8V
  • HIGH：LDOx_VOUT レジスタ

1h =

  • HIGH：1.8V
  • LOW：LDOx_VOUT レジスタ
表 4-17 MODE/STBY の NVM レジスタ
レジスタ・アドレス ビット 設定
ビット番号 フィールド名
ピン機能 0x20 1-0 MODE_STBY_CONFIG 0h = MODE

1h = STBY

2h = MODE および STBY

3h = MODE
ピンの極性 0x1F 4 MODE_STBY_POLARITY データシートのレジスタ・マップを参照
表 4-18 MODE/RESET の NVM レジスタ
レジスタ・アドレス ビット 設定
ビット番号 フィールド名
ピン機能 0x20 2 MODE_RESET_CONFIG 0h = MODE

1h = RESET
RESET 構成 6 WARM_COLD_RESET_CONFIG 0h = コールド・リセット

1h = ウォーム・リセット
ピンの極性 0x1F 5 MODE_RESET_POLARITY データシートのレジスタ・マップを参照