JAJU903 July 2023 TPS6521905 , TPS6521905-Q1
4.7 EN/PB/VSENSE ピンの構成
PMIC のイネーブル・ピンは、イネーブル、プッシュ・ボタン、 VSENSE のいずれかに構成できます。この機能に加えて、グリッチ除去も構成できます。また、このピンには、最初の電源投入時に EN/PB/VSENSE ピンの状態を無視する最初の電源検出 (FSD) オプションがあります。
- 図 4-8 に、TPS65219-GUI を使用するときに変更される設定を示します。
- 表 4-19 に、TPS65219-GUI を使用しない場合に書き込むレジスタ・フィールドを示します。
図 4-8 TPS65219-GUI を使用した EN/PB/VSENSE 構成表 4-19 EN/PB/VSENSE の NVM レジスタ
| レジスタ・アドレス | ビット | 設定 | ||
|---|---|---|---|---|
| ビット番号 | フィールド名 | |||
| 最初の電源検出 | 0x20 | 7 | PU_ON_FSD | 0h = FSD ディセーブル 1h = FSD イネーブル |
| ピン構成 | 5-4 | EN_PB_VSENSE_CONFIG | 0h = イネーブル 1h = プッシュ・ボタン 2h = VSENSE 3h = イネーブル |
|
| グリッチ除去 | 3 | EN_PB_VSENSE_DEGL | データシートのレジスタ・マップを参照 | |