JAJU903 July   2023 TPS6521905 , TPS6521905-Q1

 

  1.   1
  2.   概要
  3.   商標
  4. 1概要
  5. 2NVM プログラミングのハードウェア要件
  6. 3標準的な NVM フロー
  7. 4プログラミングに関する指示
    1. 4.1  イネーブル設定の構成
    2. 4.2  降圧の構成
    3. 4.3  LDO の構成
    4. 4.4  GPIO の構成
    5. 4.5  シーケンスの構成
    6. 4.6  マルチファンクション・ピンの構成
    7. 4.7  EN/PB/VSENSE ピンの構成
    8. 4.8  I2C アドレスの変更
    9. 4.9  マスク設定の構成
    10. 4.10 NVM の再プログラミング
  8.   A NVM 以外のレジスタ
  9.   B PMIC への NVM 構成ファイルのロード
  10.   C PMIC の構成可能フィールド
  11.   D 関連資料

4.3 LDO の構成

LDO レギュレータにはいくつかの設定をプログラムできます。これらの設定には、出力電圧や低電圧 (UV) 監視などがあります。

  • 図 4-4 に、TPS65219-GUI を使用するときに変更される設定を示します。

  • 表 4-6、表 4-7、表 4-8 および表 4-9 に、TPS65219-GUI を使用しない場合に書き込むレジスタ・フィールドを示します。

GUID-20230428-SS0I-10MF-3HHF-QJV1CHTLQ69B-low.svg図 4-4 TPS65219-GUI を使用する LDO の設定
表 4-6 LDO1 設定用の NVM レジスタ
レジスタ・アドレス ビット 設定
ビット番号 フィールド名
出力電圧 0x07 5-0 LDO1_VSET データシートのレジスタ・マップを参照
構成 7 LDO1_LSW_CONFIG 0h = LDO1 を負荷スイッチとして構成していない

1h = LDO1 を負荷スイッチとして構成
6 LDO1_BYP_CONFIG 0h = LDO1 を LDO として構成

1h = LDO1 をバイパスとして構成

(LDO1_LSW_CONFIG 0x0 の場合のみ適用可能)
UV 監視 0x1E 3 LDO1_UV_THR 0h = -5% UV

1h = -10% UV
表 4-7 LDO2 設定用の NVM レジスタ
レジスタ・アドレス ビット 設定
ビット番号 フィールド名
出力電圧 0x06 7 LDO2_VSET データシートのレジスタ・マップを参照
構成 6 LDO2_LSW_CONFIG 0h = LDO1 を負荷スイッチとして構成していない

1h = LDO1 を負荷スイッチとして構成
5-0 LDO2_BYP_CONFIG 0h = LDO1 を LDO として構成

1h = LDO1 をバイパスとして構成

(LDO1_LSW_CONFIG 0x0 の場合のみ適用可能)
UV 監視 0x1E 4 LDO2_UV_THR 0h = -5% UV

1h = -10% UV
表 4-8 LDO3 設定用の NVM レジスタ
レジスタ・アドレス ビット 設定
ビット番号 フィールド名
出力電圧 0x05 5-0 LDO3_VSET データシートのレジスタ・マップを参照
構成 6 LDO3_LSW_CONFIG 0h = LDO モード

1h = LSW モード
ランプ 7 LDO3_SLOW_PU_RAMP 0h = 電源投入時の高速ランプ

1h = 電源投入時の低速ランプ
UV 監視 0x1E 5 LDO3_UV_THR 0h = -5% UV

1h = -10% UV
表 4-9 LDO4 設定用の NVM レジスタ
レジスタ・アドレス ビット 設定
ビット番号 フィールド名
出力電圧 0x04 5-0 LDO4_VSET データシートのレジスタ・マップを参照
構成 6 LDO4_LSW_CONFIG 0h = LDO モード

1h = LSW モード
ランプ 7 LDO4_SLOW_PU_RAMP 0h = 電源投入時の高速ランプ

1h = 電源投入時の低速ランプ
UV 監視 0x1E 6 LDO4_UV_THR 0h = -5% UV

1h = -10% UV