JAJU904A October   2023  – June 2024

 

  1.   1
  2.   概要
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 設計の考慮事項
    3. 2.3 主な使用製品
      1. 2.3.1 TIOL112
      2. 2.3.2 MSPM0L1306
  9. 3ハードウェア、テスト要件、およびテスト結果
    1. 3.1 ハードウェア要件
    2. 3.2 テスト構成
    3. 3.3 テスト結果
      1. 3.3.1 TCD_PHYL_INTF_TRENHIGH と TCD_PHYL_INTF_TRENLOW
      2. 3.3.2 TCD_PHYL_INTF_UARTTRANSDELAY
      3. 3.3.3 TCD_PHYL_INTF_RESPONSETIME
      4. 3.3.4 TCD_PHYL_INTF_ISIRD
  10. 4設計とドキュメントのサポート
    1. 4.1 設計ファイル
      1. 4.1.1 回路図
      2. 4.1.2 BOM
    2. 4.2 ツールとソフトウェア
    3. 4.3 ドキュメントのサポート
    4. 4.4 サポート・リソース
    5. 4.5 商標
  11. 5著者について
  12. 6改訂履歴

3.3.2 TCD_PHYL_INTF_UARTTRANSDELAY

t2 時間を判定するには、CQ ライン上の UART フレームの立ち上がりエッジを観測し、あるフレームから次のフレームまでの時間を測定します。その後、11 ビットの送信時間が減算され、2 フレーム間の時間のみが残るようになります。この時間は、ビット時間の 0 ～ 3 倍にすることができます。COM3 の場合、最大 13µs が許容されます。

TIDA-010263 T2 測定、最初のデバイスの応答スタート ビットから 2 番目のスタート ビットへの遷移
黒 = C/Q ライン、赤 = TIOL112 イネーブル信号
図 3-19 T2 測定、最初のデバイスの応答スタート ビットから 2 番目のスタート ビットへの遷移
式 1. 47.8µs – 11 × 4.34µs = 0.06µs, this equals 0.01 TBIT

UART 送信バッファはダイレクト メモリ アクセス (DMA) 経由で自動的にリロードされるため、t2 時間は非常に短いと予想されます。測定は、測定の時間分解能によって制限されます。