この設計は、センサまたはアクチュエータの通信バックエンドの実装を示しています。この実装は、TIOL112 の評価ボードである TIOX1X2XEVM と、MSPM0L1306 の評価ボードである LP-MSPM0L1306 の組み合わせで構成されています。両方のボードをスタックすることができ、評価の準備はできています。

デフォルトでは、TIOX1X2XEVM には、3.3V レギュレータを含む TIOL1123 と TIOS1023 が搭載されています。このボードのデフォルトのジャンパ設定では、MSPM0 LaunchPad に個別に電力を供給する必要があります。TIOL デバイスの内部 LDO を使用するには、J9 の V_CC にジャンパを追加する必要があります。

TIOL112 および TIOS102 の CQ ラインの電流制限は、外付け抵抗を使用して調整できます。評価ボードのデフォルトの抵抗値は 25.5kΩ であり、これは 200mA の電流に相当します。オプションとして、電流制限を調整できるポテンショメータがボード上にあります。

IO-Link トランシーバに加えて、デバイスのクロッキングも重要な要素です。IO-Link 規格では、ボーレートの許容誤差が 1% よりも優れていることが要求されます。外部リファレンス抵抗を備えた MSPM0 の内部発振器は、必要な 1% よりもはるかに良好に動作できます。UART ボーレート生成用の分数分周器も使用することで、結果として得られる UART ボーレートの許容誤差を 1% 以内に抑えることができます。

IO-Link には、少量の構成データを保存する方法も必要です。これは、内部フラッシュまたは外部 EEPROM に保存できます。内部フラッシュはすでに利用可能であり、外部コンポーネントを必要としないという利点があります。しかし、内部フラッシュのサイズには制限があるため、セクタ全体の消去が必要です。この消去サイクルの間、フラッシュにアクセスできず、その時間が必要な IO-Link サイクル時間よりも長くなる可能性があります。場合によっては、消去サイクルの量が制限されていることも問題になる可能性があります。

外部 I2C EEPROM、FRAM、またはフラッシュは、より多くのスペースとより多くのコンポーネントが必要ですが、他の問題を解決することができます。正確なアプリケーションに応じて、どちらか一方の設計が適切なアプローチとなる可能性があります。