JAJU904A
October 2023 – June 2024
1
概要
リソース
特長
アプリケーション
6
1
システムの説明
1.1
主なシステム仕様
2
システム概要
2.1
ブロック図
2.2
設計の考慮事項
2.3
主な使用製品
2.3.1
TIOL112
2.3.2
MSPM0L1306
3
ハードウェア、テスト要件、およびテスト結果
3.1
ハードウェア要件
3.2
テスト構成
3.3
テスト結果
3.3.1
TCD_PHYL_INTF_TRENHIGH と TCD_PHYL_INTF_TRENLOW
3.3.2
TCD_PHYL_INTF_UARTTRANSDELAY
3.3.3
TCD_PHYL_INTF_RESPONSETIME
3.3.4
TCD_PHYL_INTF_ISIRD
4
設計とドキュメントのサポート
4.1
設計ファイル
4.1.1
回路図
4.1.2
BOM
4.2
ツールとソフトウェア
4.3
ドキュメントのサポート
4.4
サポート・リソース
4.5
商標
5
著者について
6
改訂履歴
特長
COM3 および 400μs のサイクル時間をサポートする、内蔵の 32MHz 発振器による水晶振動子を使用しない動作
TEConcept
によって開発された IO-Link デバイス スタックを実行する、低消費電力
Arm®
Cortex®
M0+ マイコン
内部 20mA LDO 搭載の PHY と組み合わせた 2 チップ設計
IEC 61000-4-2 (ESD)、IEC 61000-4-4 (EFT)、IEC 61000-4-5 (サージ) に準拠する EMC 保護を内蔵したデバイス トランシーバ
オーバーシュートと EMI (電磁干渉) を最小化するために、出力ドライバの立ち上がり時間と立ち下がり時間を制限済み