JAJU909A November   2023  – February 2024 THS6222 , THS6232

 

  1.   1
  2.   概要
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 主な使用製品
      1. 2.2.1 THVD8000DDF
      2. 2.2.2 THS6222RGTT
      3. 2.2.3 MSPM0G350x
      4. 2.2.4 TPS26624DRCR
      5. 2.2.5 LM5164QDDARQ1
      6. 2.2.6 TPS560430X3FDBVR
      7. 2.2.7 TMUX1204DGSR
    3. 2.3 設計上の考慮事項
      1. 2.3.1 変調器およびキャリア周波数の選択
      2. 2.3.2 THS6222 ライン ドライバの消費電力およびゲイン
      3. 2.3.3 フロント・エンドおよびディスクリート・フィルタ
      4. 2.3.4 THVD8000 の回路図
      5. 2.3.5 基板のピン配置
  9. 3ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 3.1 テスト設定
      1. 3.1.1 TIDA-010935 への電力供給
    2. 3.2 テスト結果
  10. 4設計とドキュメントのサポート
    1. 4.1 設計ファイル
      1. 4.1.1 回路図
      2. 4.1.2 BOM
    2. 4.2 ドキュメントのサポート
    3. 4.3 サポート・リソース
    4. 4.4 商標
  11. 5著者について
  12. 6改訂履歴

テスト結果

GUID-20231018-SS0I-T46W-HSVD-FDWGZ3GHWKF5-low.png図 3-3 5MHz でのシグナル・チェーンの波形
GUID-20231018-SS0I-PVKP-RXQK-11GKCWGTTZ1D-low.png図 3-4 125kHz でのシグナル・チェーンの波形

図 3-3 に、ボード上のさまざまなポイントから得られたシグナル・チェーン波形を示します。その内容は、上から下に向かって次の通りです。

  • 黄:データを送信しているボード上で取得した TX ピン
  • 赤:THS6222 の後、基板から他の基板へ信号を伝達するトランスの前にある、TP_FL および TP_D4 のテスト・ポイントで取得した差動信号
  • 青:THVD8000 復調前のレシーバ・ボード上のテスト・ポイント TP_RX および TP_A で取得した差動信号
  • 緑:データを受信しているボード上で取得した TX ピン

基板がデータを送信していないとき、各波形画像の中央にある 2 つの波形にも信号の発振が見られます。これは、通信の送受信の両方向でラインが使用されているためです。

TX ピンと RX ピンの間の遅延には、2 つの異なる要因があります。まず、すべてのシグナル・チェーン波形が見やすくなるように、意図的に固定のソフトウェア遅延を設けています。また、伝搬遅延は、選択した復調周波数に依存しており、周波数が高くなるほど減少します。伝搬遅延は、立ち下がりエッジと立ち上がりエッジの両方で等しい値です。

ピン FSET0 および FSET1 を使って周波数を選択します。対応する伝搬遅延を 表 3-1 に示します。また、図 3-5 に、ピン FSET0 および FSET1 による選択ごとに、フィルタの周波数応答を示します 。

表 3-1 選択した周波数に応じた遅延入出力
FSET0FSET1遅延 (µs)周波数 (kHz)
0032125
018.7500
102.52000
011.25000
GUID-20231018-SS0I-NN0L-W9RV-XSDCBZLJKM54-low.svg図 3-5 選択可能な 4 つのパッシブ・フィルタの周波数応答