GaN の利点は、スイッチング周波数を高くして損失を低減できることです。高密度設計の全体的な効率を改善するために、トランスの設計が重要な役割を果たします。

ワーストケースのシステム効率は、最低入力電圧条件 90V_AC で発生します。フライバック トポロジの場合、メイン スイッチがオンになって磁化インダクタンス (L_MAG) にエネルギーを蓄積し、デバイスがオフになったときにそのエネルギーを出力に転送します。消磁期間中、2 次巻線は出力電圧 V_OUT にクランプされ、2 次側から 1 次側への反射電圧 V_RF は式 5 で計算されます。

ここで

• N_PS は 1 次側と 2 次側の間の巻線比です

式 6 で最大デューティ サイクルを計算します。

ここで、

• V_{DC_MIN} は、最低 AC 入力電圧条件での最小 DC 電圧です

QR フライバックの動作では、磁化エネルギーが放電された後にメイン デバイスがオンになり、スイッチ ノード電圧が最低点まで共振します。つまり、V_RF > V_DC の場合、スイッチング FET はゼロ電圧スイッチ (ZVS) でオンになり、導通損失が全体の効率を支配します。

動作周波数 f_{RUN_MIN} を V_{DC_MIN} での最小周波数とし、トランスの 1 次側インダクタンス L_P を式 7 で計算するとします。

ここで

• P_OUT は出力電力、η はシステムの効率です

この条件では、式 8 を使用してピーク電流 I_{PK_MAX} が求められます。

1 次側 RMS 電流 I_RMS は式 9 で決定されます。

これらの計算から、固定出力電力の場合、デバイスの導通損失は V_{DC_MIN} と D_MAX に依存し、これが巻線比 N_PS のみに関係することがわかります。要約すると、QR フライバック設計のワースト ケースは最低 AC 入力電圧で発生します。この状況では、スイッチング デバイスが ZVS でオンになります。これは、導通損失がシステム損失の支配的な要因になりますが、これらの損失は巻線比にのみ関係することを意味します。言い換えると、巻線比が高いほど I_RMS は小さくなります。スイッチング デバイスでの損失は固定されています。

スイッチング周波数の選択に関する話し合いを容易にするため、式 7 を次のように書き換えることができます。

上記は、周波数が高いほどインダクタンス値が小さくなることを示しています。トランスの設計では、フェライト コアが飽和しないように、磁束密度を最小化する必要があります。最大磁束密度 B_MAX は、式 11 を使用して求められます。

ここで、

• A_E は、フェライト コアの有効領域であり、コアの形状に依存します
• N_P は 1 次側巻線の巻き数です。

式 11 から、B_max と A_E が一定に保たれると、動作周波数が高いほど、巻線数が小さくなり、L_MAG の値も小さくなります。この場合、Litz 線をより多くのより線とともに使用して銅損を低減し、効率と熱の成果を向上させることができます。

このリファレンス デザインでは、漏れインダクタンスを最小化するために、分割 1 次巻線方式を使用して巻線比を 32：5 に選択しています。1 次巻線は 0.1mm × 15P Litz 線、2 次巻線は 0.05mm × 320P トリプル絶縁 Litz 線です。