JAJU912 November   2023

 

  1.   1
  2.   概要
  3.   参照情報
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 主な使用製品
      1. 2.2.1 LMG3422R030
      2. 2.2.2 ISO7741
      3. 2.2.3 AMC1306M05
      4. 2.2.4 AMC1035
      5. 2.2.5 TPSM560R6H
      6. 2.2.6 TPSM82903
  9. 3システム設計理論
    1. 3.1 パワー スイッチ
      1. 3.1.1 GaN-FET の選択基準
      2. 3.1.2 HVBUS のデカップリングと 12V ブートストラップ電源
      3. 3.1.3 GAN_FET のターンオン スルーレートの設定
      4. 3.1.4 PWM 入力フィルタとデッドタイムの計算
      5. 3.1.5 信号レベル シフト
      6. 3.1.6 LMG3422R030 故障通知
      7. 3.1.7 LMG3422R030 の温度監視
    2. 3.2 相電流のセンシング
      1. 3.2.1 シャント
      2. 3.2.2 AMC1306M05 のアナログ入力フィルタ
      3. 3.2.3 AMC1306M05 デジタル インターフェイス
      4. 3.2.4 AMC1306M05 電源
    3. 3.3 DC リンク (HV_BUS) 電圧の検出
    4. 3.4 位相電圧の検出
    5. 3.5 制御電源
    6. 3.6 MCU インターフェイス
  10. 4ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 4.1 ハードウェア要件
      1. 4.1.1 PCB
      2. 4.1.2 MCU インターフェイス
    2. 4.2 ソフトウェア要件
    3. 4.3 テスト設定
      1. 4.3.1 事前の注意事項
      2. 4.3.2 テスト方法
    4. 4.4 テスト結果
      1. 4.4.1 24V 入力制御電源
      2. 4.4.2 PWM から位相電圧スイッチ ノードまでの伝搬遅延時間
      3. 4.4.3 320VDC バス電圧でのスイッチ ノードの過渡応答
      4. 4.4.4 320VDC および 16kHz PWM での相電圧の直線性と歪み
      5. 4.4.5 インバータの効率と温度特性
        1. 4.4.5.1 効率の測定
        2. 4.4.5.2 320VDC、16kHz PWM、ヒートシンクなしでの熱解析と SOA
  11. 5設計とドキュメントのサポート
    1. 5.1 デザイン ファイル
      1. 5.1.1 回路図
      2. 5.1.2 BOM
      3. 5.1.3 PCB レイアウトに関する推奨事項
        1. 5.1.3.1 レイアウト プリント
      4. 5.1.4 Altium プロジェクト
      5. 5.1.5 ガーバー ファイル
      6. 5.1.6 アセンブリの図面
    2. 5.2 ツールとソフトウェア
    3. 5.3 ドキュメントのサポート
    4. 5.4 サポート・リソース
    5. 5.5 商標
  12. 6著者について

3.1.2 HVBUS のデカップリングと 12V ブートストラップ電源

LMG3422R030 GaN-FET の定格は 600V ですが、この設計の定格は 400VDC (最大値) です。各銅層上のパターンまたはポリゴン間の PCB クリアランスは、60VDC または 25VAC を超える電圧がその間に印加される場合、内層で最小 0.8mm、最上層と最下層で最小 1.6mm です。

この設計では、3 つのハーフブリッジのそれぞれに同じ部品を使用するマルチチャネル回路図を使用しています。位相を区別するため、コンポーネント指定子に _U、_V、_W が追加されています。以下の説明では、位相の指定子は示されていません。たとえば、R20_U、R20_V、R20_W の代わりに、単に R20 が使われています。

図 3-2 に、2 つの LMG3422R030 デバイス (定格 600V) を使用したハーフブリッジ位相 V の回路図を示します。各ハーフ ブリッジには、HVBUS と GND との間に 4 つの並列デカップリング コンデンサ (10nF × 2、100nF × 2、定格 1kV) が接続されています。

12VDC 非絶縁型レールが、3 つの下側 LMG3422R030 デバイスに電力を供給します。高電圧ダイオード D1、3.3Ω の電流制限抵抗 R6、10μF のバルク コンデンサ C1 を使用したブートストラップ構成は、3 つの上側 LMG34022R030 の各デバイスにフローティング 12V 電源を供給します。C1 バルク コンデンサと並列に 16V のツェナー ダイオードを接続することで、LMG3422R030 の電源電圧が VDD の最大電圧の推奨値である 18V を確実に下回るようにしています。これは、第 3 象限動作中にスイッチ ノード電圧が GND を下回り、ブートストラップ コンデンサが 12V 電源レールと、第 3 象限のソース - ドレイン間電圧 VSD (ソース電流 20A で 5V (標準値)) の和まで充電されるという理由で必要です。10μF の大きなバルク コンデンサ C1 と 3.3Ω の電流制限抵抗 R6 に起因して、上側の GaN-FET がターンオンする前に、C1 バルク コンデンサが 12V 近くまで充電されるように、電源投入後、下側の GaN-FET を十分な時間ターンオンさせる必要があります。

LMG3422R030 統合型昇降圧コンバータの場合、LMG3422R030 の BBSW ピンとスイッチ ノードのフローティング グランド (上側 GaN-FET) および GND (下側 GaN-FET) との間に 4.7μH のインダクタを配置します。2.2µF のコンデンサは、内部昇降圧コンバータの負出力 (VNEG) をバイパスします。VNEG は、デプレッション型 GaN-FET をターンオフさせるために使用されます。