上面放熱型デバイスである LMG3522R030 は、AC/DC コンバータの設計にも使用されます。この GaN FET には、ゲート駆動が統合されており、内蔵された保護機能も備えています。ゲート駆動速度は、外付けの抵抗で設定できます。現在の基板設計では、AC/DC FET を 2 つの出力段に分けることができます。図 3-8 に示すように、それぞれ電力段 A と電力段 B と呼びます。

図 3-8 DC/AC コンバータの電力段

各電力段には、MCU からの絶縁が必要な FET が 2 つあります。制御信号の絶縁には、デジタル アイソレータ ISO7762 を使っています。デジタル アイソレータは 6 チャネルの 4/2 デバイスであり、このデバイスではシステムに十分な基本絶縁バージョンが使用されています。デジタル アイソレータの電源は、LMG3522R030 デバイスの LDO から内部生成された 5V で供給されます。電源の絶縁は、高絶縁 DC/DC パワー モジュールである UCC14131 に基づき、絶縁された 12V 電源を基板上の 12V 電源から GaN FET に供給します。また、LMG3522R030 には接合部温度通知機能も組み込まれています。この温度信号は、同じデジタル アイソレータを使って絶縁されています。周囲温度が高くなった際にコンバータを熱的に保護するため、制御マイコン内でこの温度情報を使用できます。各デジタル アイソレータは、2 つの FET の温度通知であるフォルト / OC 信号と PWM 信号を処理します。貫通電流を防止するために、同じレグの FET 間のデッドタイムは 140ns に保たれています。HS FET の構成は、双方向 DC/DC コンバータと似ており、2 つの FET が磁気から 12V を供給し、両方のデジタル ピンが同じデジタル アイソレータに接続されています。

スイッチング周波数は非常に高いので、寄生インダクタンスと電力源ループに注意することが重要です。寄生インダクタンスの影響を抑えることで、スイッチング ノードの電圧スパイクが低減されます。同じスイッチング ノード上の GaN と昇圧インダクタの間のスイッチング ノードの配線は、PCB 層内のループ面積が非常に小さく、寄生インダクタンスが低減され、リンギングが抑制されます。最下層はスイッチング ノードに使用され、比較的小さいサイズに維持されていますが、概算の電流許容能力を持つには十分です。さらに、スイッチング ノードの制御回路では、内層 1 と内層 2 のポリゴンを利用してスイッチング ノードを拡張し、最上層と最下層の信号用のリターン パスを提供しています。3 つのセラミック コンデンサを並列接続すると、等価直列インダクタンス (ESL) を 1/3 に減らすことができます。セラミック コンデンサと GaN の間の電力ループもできるだけ小さくしています。どちらの電力段も対称に設計されており、回路図とレイアウトはできる限り同一に保たれています。

また、基板全体で DC バスまたはグランドが適切に接続されていることも重要です。さらに、DC Bus+、AC ライン、中間線の電流パスには大電流が流れるため、十分なポリゴン面積を確保することをお勧めします。最上層に配線された信号の場合、内層 1 にリターン層を設けることを推奨し、最下層に配線された信号の場合、内層 2 を経由するリターン パスを設けることを推奨します。これにより、信号の整合性が維持されます。