JAJU921 January   2024

 

  1.   1
  2.   概要
  3.   参照情報
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 用語
    2. 1.2 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 設計の考慮事項
    3. 2.3 主な使用製品
      1. 2.3.1 EnDat 2.2 インターフェイス
      2. 2.3.2 SDFM インターフェイス
      3. 2.3.3 EPWM インターフェイス
      4. 2.3.4 ICSS-PRU IEP
      5. 2.3.5 EtherCAT CiA402 速度制御
  9. 3システム設計
  10. 4ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 4.1 ハードウェア要件
    2. 4.2 ソフトウェア要件
    3. 4.3 テスト構成
    4. 4.4 テスト結果
  11. 5設計とドキュメントのサポート
    1. 5.1 デザイン ファイル
      1. 5.1.1 回路図
      2. 5.1.2 BOM (部品表)
    2. 5.2 ツールとソフトウェア
    3. 5.3 ドキュメントのサポート
    4. 5.4 サポート・リソース
    5. 5.5 商標
  12. 6著者について

2.3.2 SDFM インターフェイス

図 2-4 にクロック ソースの分配を示し、表 2-2 に SDFM 信号を示します。

GUID-20231024-SS0I-FWHT-7HBV-5JD3LWZRWZ7H-low.svg 図 2-4 クロック ソースの分配
表 2-2 SDFM 信号
AM243x LP (ピン番号) BP コネクタ BLDC BP 信号名
PRG0_PRU0_GPI1(J4) J4.32 SDFM 電流高 A1 SDFM 電流高 A1
PRG0_PRU0_GPI3(H1) J2.19 SDFM 電流高 B1 SDFM 電流高 B1
PRG0_PRU0_GPI5(F2) J2.13 SDFM 電流高 C1 SDFM 電流高 C1
PRG0_PRU0_GPI7(E2) J5.44 SDFM 電流高 A2 SDFM 電流高 A2
PRG0_PRU0_GPI8(H5) J2.15 SDFM 電流高 B2 SDFM 電流高 B2
PRG0_PRU0_GPO11(L1) J2.12 SDFM 電流高 C2 SDFM 電流高 C2

SDFM クロック：

  • PRG0_PRU0_GPO19(G2) → SYNC0 - SDFM CLOCK_OUT1(J5.45) → SDFM_CLOCK_SOURCE[1|2](TP31)
    • AMC_CLKIN_A1, AMC_CLKIN_B1, AMC_CLKIN_C1, PR0_PRU0_SD0_CLK(J4.33), PR0_PRU0_SD1_CLK(J4.31), PR0_PRU0_SD2_CLK(J2.17)
    • AMC_CLKIN_A2, AMC_CLKIN_B2, AMC_CLKIN_C2, PR0_PRU0_SD3_CLK(J5.48), PR0_PRU0_SD6_CLK(J1.5), PR0_PRU0_SD7_CLK(J2.14)

SDFM 割り込み：

  • hwiPrms.intNum = ICSSG_PRU_SDDF_INT_NUM | ICSSG_RTU_SDDF_INT_NUM;
  • hwiPrms.callback = &pruSddfIrqHandler | &rtuSddfIrqHandler;

SDFM 入力データ バッファ：

  • モーター 1 の R5F_0_0 の TCMB 内にある gSddfChSamps[0-2] (.gSddfChSampsRaw)
  • モーター 2 の R5F_0_1 の TCMB 内にある gSddfChSamps[3-5] (.gSddfChSampsRaw)