JAJU921 January   2024

 

  1.   1
  2.   概要
  3.   参照情報
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 用語
    2. 1.2 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 設計の考慮事項
    3. 2.3 主な使用製品
      1. 2.3.1 EnDat 2.2 インターフェイス
      2. 2.3.2 SDFM インターフェイス
      3. 2.3.3 EPWM インターフェイス
      4. 2.3.4 ICSS-PRU IEP
      5. 2.3.5 EtherCAT CiA402 速度制御
  9. 3システム設計
  10. 4ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 4.1 ハードウェア要件
    2. 4.2 ソフトウェア要件
    3. 4.3 テスト構成
    4. 4.4 テスト結果
  11. 5設計とドキュメントのサポート
    1. 5.1 デザイン ファイル
      1. 5.1.1 回路図
      2. 5.1.2 BOM (部品表)
    2. 5.2 ツールとソフトウェア
    3. 5.3 ドキュメントのサポート
    4. 5.4 サポート・リソース
    5. 5.5 商標
  12. 6著者について

2.3.1 EnDat 2.2 インターフェイス

表 2-1 に、EnDat 2.2 信号パラメータを示します。

表 2-1 EnDat 2.2 信号 (2 つの 4 線式エンコーダ)
AM243x LP (ピン番号) BP コネクタ BLDC BP 信号名
GPIO1_78(C16) J8.73 VSENSOR1_SW_EN Encoder1 イネーブル
PRG0_PRU1_GPO0(L5) J2.11 ENCODER_CLK1 Encoder1 クロック
PRG0_PRU1_GPO2 (M2) J7.68 ENCODER_DATA_TX_EN1 Encoder1 TX イネーブル
PRG0_PRU1_GPO1(J2) J7.67 ENCODER_DATA_TX1 Encoder1 の評価基板 (TX)
PRG0_PRU1_GPO13(T4) J8.71 ENCODER_DATA_RX1 Encoder1 の評価基板 (RX)
GPIO1_77(B17) J8.74 VSENSOR2_SW_EN Encoder2 イネーブル
PRG0_PRU1_GPO6(F5) J7.69 ENCODER_CLK2 Encoder2 クロック
PRG0_PRU1_GPO8(F4) J6.57 ENCODER_DATA_TX_EN2 Encoder2 TX イネーブル
PRG0_PRU1_GPO12(P2) J8.72 ENCODER_DATA_TX2 Encoder2 の評価基板 (TX)
PRG0_PRU1_GPO11(P1) J7.70 ENCODER_DATA_RX2 Encoder2 の評価基板 (RX)

EnDat 2.2 割り込み：

  • hwiPrms.intNum = ICSSG_PRU_ENDAT_INT_NUM | ICSSG_PRU_ENDAT_INT_NUM+2;
  • hwiPrms.callback = &pruEncoderIrqHandler | &pruEncoderIrqHandler2;
    • モータ制御ループ (FOC)、モータごとにコア 1 つ

EnDat 2.2 入力データ バッファ：

  • R5F_0_0 TCMB 内の gEndatChInfo (.gEncChData)

ICSSG ピン MUX：

  • モード (ICSSG_GPCFG0_REG[29-26]: PR1_PRU0_GP_MUX_SEL = 1h)
  • ICSSG_SA_MX_REG[7] G_MUX_EN = 0