JAJU923 February   2024

 

  1.   1
  2.   概要
  3.   参照情報
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 設計の考慮事項
    3. 2.3 主な使用製品
      1. 2.3.1 LMG2100
      2. 2.3.2 INA241A
      3. 2.3.3 LMR38010
  9. 3システム設計理論
    1. 3.1 3 相 GaN インバータの電力段
      1. 3.1.1 LMG2100 GaN ハーフブリッジ電力段
    2. 3.2 INA241A によるインライン シャントの高精度位相電流センシング
    3. 3.3 位相電圧および DC 入力電圧のセンシング
    4. 3.4 電力段の PCB 温度監視
    5. 3.5 パワー マネージメント
      1. 3.5.1 48V から 5V への DC/DC コンバータ
      2. 3.5.2 5V～3.3V レール
    6. 3.6 ホスト MCU へのインターフェイス
  10. 4ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 4.1 ハードウェア要件
      1. 4.1.1 TIDA-010936 の PCB の概要
      2. 4.1.2 TIDA-010936 のジャンパ設定
      3. 4.1.3 C2000™ MCU LaunchPad™ 開発キットへのインターフェイス
    2. 4.2 ソフトウェア要件
    3. 4.3 テスト設定
    4. 4.4 テスト結果
      1. 4.4.1 パワー マネージメントおよびシステムのパワーアップとパワーダウン
    5. 4.5 GaN インバータ ハーフブリッジ モジュールのスイッチ ノード電圧
      1. 4.5.1 48V DC バスでのスイッチ ノード電圧過渡応答
        1. 4.5.1.1 ±1A 時の出力電流
        2. 4.5.1.2 ±10A 時の出力電流
      2. 4.5.2 PWM 周波数の DC バス電圧リップルへの影響
      3. 4.5.3 効率の測定
      4. 4.5.4 熱解析
      5. 4.5.5 無負荷時の損失テスト (COSS 損失)
  11. 5設計とドキュメントのサポート
    1. 5.1 設計ファイル [必須トピック]
      1. 5.1.1 回路図
      2. 5.1.2 BOM
      3. 5.1.3 PCB レイアウトに関する推奨事項
        1. 5.1.3.1 レイアウト プリント
      4. 5.1.4 Altium プロジェクト
      5. 5.1.5 ガーバー ファイル
      6. 5.1.6 アセンブリの図面
    2. 5.2 ツールとソフトウェア
    3. 5.3 ドキュメントのサポート
    4. 5.4 サポート・リソース
    5. 5.5 商標
  12. 6著者について
  13. 7謝辞

2.3.1 LMG2100

LMG2100 100V GaN ハーフブリッジ電力段は、エンハンスメント モード窒化ガリウム (GaN) FET を使用した、統合型の電力段設計を実現します。図 2-2 に示すように、このデバイスは 2 つの GaN FET で構成され、1 つの高周波数 GaN FET ドライバによりハーフブリッジ構成で駆動されます。この設計の主な特長を表 2-1 にまとめます。


GUID-E5FBF3F6-F652-4BD2-A02C-108B8A07D886-low.svg

図 2-2 LMG2100 の機能ブロック図
表 2-1 LMG2100 の機能と特長
機能利点
ハイサイドおよびローサイドの GaN ドライバと 80V GaN FET を内蔵した、35A DC 動作用 4.4mΩ デバイス80kHz の高スイッチング周波数で、最大 60VDC、16ARMS 位相電流の 3 相インバータを可能にし、低インダクタンスおよび高速ドライブを実現します。
80V、4.4mΩ、GaN FET、GaN ドライバを、ボンド ワイヤを一切使用しないパッケージで内蔵パッケージの寄生成分の最小化により、超高速スイッチングが可能になり、スイッチング損失を低減してヒートシンクを削減または排除しています。
GaN FET は、ゼロ逆回復 (第 3 象限動作) と非常に小さな入力容量 CISS を持っています。インバータのようなハード スイッチング時のリンギングを低減または排除して、EMI を低減します。オーバーシュートおよびアンダーシュートが非常に小さいため、同じ最大定格電圧で Si-FET よりも高い公称 DC リンク電圧が得られます。
優れた伝搬遅延マッチング (2ns FET)3 相インバータ アプリケーションでスイッチング損失を大幅に低減し、位相電圧のデッドタイム歪みを除去するために、ハーフブリッジあたりのデッド バンドを超低レベルに抑えることができます。
ハイサイドとローサイドで独立したトランジスタ トランジスタ ロジック (TTL) 入力3.3V MCU への直接 PWM インターフェイス
ブートストラップ電圧クランプおよび低電圧誤動作防止を備えた 5V シングル ゲート ドライバ電源容易な電源管理。UVLO は、ゲート ドライバが低電圧になった場合に、ハイサイドとローサイドの GaN FET を同時にシャットダウンします。
LMG2100 向けに最適化されたピン配置最小のインダクタンスでスイッチング損失を低減する簡単な PCB レイアウト
上面には露出した 2 個の GaN ダイ (SW と PGND)
底面には大きな PGND パッド		上面熱抵抗の低減を実現
両面冷却が可能