JAJU927 March   2024

 

  1.   1
  2.   概要
  3.   参照情報
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 設計の考慮事項
      1. 2.2.1 PFC インダクタンスの設計
      2. 2.2.2 LMG3622 の CS ピンの構成
      3. 2.2.3 AHB トポロジと VCC 設計
      4. 2.2.4 AHB トポロジ用の LMG2610
    3. 2.3 主な使用製品
      1. 2.3.1 UCC28056
      2. 2.3.2 LMG3622
      3. 2.3.3 LMG2610
  9. 3ハードウェア、テスト要件、およびテスト結果
    1. 3.1 ハードウェア
    2. 3.2 テスト設定
    3. 3.3 テスト結果
      1. 3.3.1 スイッチング波形
        1. 3.3.1.1 PFC 段のスイッチング波形
        2. 3.3.1.2 AHB 段のスイッチング波形
      2. 3.3.2 効率テストの結果
      3. 3.3.3 熱テストの結果
  10. 4設計とドキュメントのサポート
    1. 4.1 デザイン ファイル
      1. 4.1.1 回路図
      2. 4.1.2 BOM
      3. 4.1.3 レイアウトのプリント (オプションのセクション)
    2. 4.2 ツール
    3. 4.3 ドキュメントのサポート
    4. 4.4 サポート・リソース
    5. 4.5 商標
  11. 5著者について

2.2.3 AHB トポロジと VCC 設計

DC-DC 段は AHB トポロジを使用して設計されています。AHB の DC 伝達関数は降圧トポロジと似ています。式 8 に伝達関数を示します。

式 8. V O U T V I N = D u t y N P S

ここで、

  • NPS は 1 次側と 2 次側の間の巻線比です

伝達関数から、システムが動作できるのは次の条件下のみです。

式 9. V I N > N P S × V O U T

スタンバイ電力と効率を向上させるには、低電圧かつ低消費電力の条件下では PFC 段をオフにします。このアプリケーション設計に基づくと、巻線比は 5.5、VOUT × NPS は 154V であり、VIN 電圧よりも高くなる可能性があるため (90Vac での最大電圧は 127V)、システムが正常に動作しません。

通常の動作では、スタートアップ条件の間は PFC 段に電源が投入され、その後 VOUT が 5V または 9V に設定されたときに PFC 段がオフになるように設計されています。

図 2-5 に、PFC 段の VCC の負荷スイッチとして 2 個の N チャネル信号 MOSFET を使用する設計コンセプトを示します。4 秒の RC 遅延と補助電圧のスタートアップ時間を加算することにより、PFC がオンになり、AHB が通常どおりに動作します。 VOUT > 12V で、出力電圧が安定してフォトトランジスタを Low にしているときは、PFC はオンに維持されますが、VOUT < 12V になると PFC 段の電源はオフになります。

図 2-5 の V‌‌CC‌‌ ロード スイッチは、システム全体に正常に電源が投入されるようにするため、PFC 段を一定時間オンにするように設計されています。

TIDA-050074 PFC 段用の VCC ロード スイッチの設計図 2-5 PFC 段用の VCC ロード スイッチの設計