JAJU928 March   2024 LMX1204

 

  1.   1
  2.   概要
  3.   参照情報
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 設計の考慮事項
    3. 2.3 主な使用製品
      1. 2.3.1 LMX1204
      2. 2.3.2 TPS62913
      3. 2.3.3 TPS7A4700
  9. 3ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 3.1 ハードウェア要件
    2. 3.2 テスト構成
    3. 3.3 テスト結果
  10. 4設計とドキュメントのサポート
    1. 4.1 デザイン ファイル
      1. 4.1.1 回路図
      2. 4.1.2 BOM (部品表)
    2. 4.2 ツールとソフトウェア
    3. 4.3 ドキュメントのサポート
    4. 4.4 サポート・リソース
    5. 4.5 商標
  11. 5著者について

1 システムの説明

カスケード接続されたクロック分配のリファレンスデザインでは、複数の LMX1204 デバイスを使用して、単一のクロック入力を 16 個のクロック出力に分配します。このデバイスは最高 12.8GHz で動作し、高速データ コンバータ アプリケーション用の高周波数クロック分配をサポートします。また、このデザインは、JESD204B デジタル インターフェイス プロトコルを使用して、16 個の SysRef 信号をデータ コンバータに供給します。この他に、FPGA のクロック供給に適した 4 つの低速クロック出力があります。このデザインには、入力クロック信号の分周または逓倍を行うオプションも備えています。すべての出力は同期されており、一連のデータ コンバータ デバイス相互間で確定的なレイテンシを維持します。