JAJU932A April   2024  – June 2024

 

  1.   1
  2.   概要
  3.   参照情報
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 用語
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 設計の考慮事項
    3. 2.3 主な使用製品
      1. 2.3.1 DAC39RF10-SEP
      2. 2.3.2 ADC12DJ5200-SEP
      3. 2.3.3 LMK04832-SEP
      4. 2.3.4 LMX2694-SEP
      5. 2.3.5 TPS7H4010-SEP
      6. 2.3.6 TPS7H1111-SEP
      7. 2.3.7 TPS7H1212-SEP
  9. 3ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 3.1 ハードウェア要件
    2. 3.2 ソフトウェア要件
    3. 3.3 テスト設定
    4. 3.4 テスト方法
    5. 3.5 テスト結果
  10. 4設計とドキュメントのサポート
    1. 4.1 デザイン ファイル
      1. 4.1.1 回路図
      2. 4.1.2 BOM (部品表)
    2. 4.2 ツールとソフトウェア
    3. 4.3 ドキュメントのサポート
    4. 4.4 サポート・リソース
    5. 4.5 商標
  11. 5著者について
  12. 6改訂履歴

設計の考慮事項

このリファレンス デザインは、広い瞬時帯域幅の信号をサポートするディスクリート DAC および ADC デバイスを中心に構成されています。受信チャネルは、アクティブ バランを利用してシングルエンド入力を差動出力に変換し、ADC 入力と接続します。送信チャネルは、別のアクティブ バランを利用して差動インターフェイスをシングルエンドに変換します。データ コンバータとアクティブ バランに関連する産業用、-SEP、-SP グレードの部品はすべて同じピン配置でプラスチック封止されているため、1 枚の PCB 設計ですべてのグレードをサポートできます。

このクロック駆動設計は、データ コンバータ ボードの上面に簡単に取り付けられるドーター カードに実装されています。クロック駆動ドーター カードには、LMK04832-SEP と LMX2694-SEP が実装されています。LMK は、LMX シンセサイザに対する低周波数リファレンスです。また、LMK は FPGA 向けの低周波クロック信号と SysRef 信号をデータ コンバータと FPGA に提供し、JESD204B デジタル インターフェイス プロトコルをサポートします。LMX2694-SEP は、低位相ノイズで高周波のサンプリング クロックをデータ コンバータに供給します。DAC クロックと ADC クロックの両方が同じデバイスから供給されるため、ADC クロックとDAC クロックは整除関係になっている必要があります。

電源設計は、ボードの裏面に簡単に取り付けられるドーター カードに実装されています。この電源ボードは、DAC、ADC、クロック チップ、RF アクティブ バラン、電流センサのためのすべての電源レールを備えています。この手法では通常、最高の性能を維持するため、敏感なアナログ レールに LDO を配置します。DC/DC コンバータは、ノイズの影響を受けづらいデジタル レールに電力を直接供給します。