JAJU935 May   2024

 

  1.   1
  2.   概要
  3.   参照情報
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 設計の考慮事項
    3. 2.3 主な使用製品
      1. 2.3.1 ADS127L21
      2. 2.3.2 PGA855
      3. 2.3.3 REF70
  9. 3システム設計理論
  10. 4ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 4.1 ハードウェアの説明
      1. 4.1.1 基板インターフェイス
      2. 4.1.2 電源
      3. 4.1.3 クロック ツリー
    2. 4.2 ソフトウェア要件
    3. 4.3 テスト構成
    4. 4.4 テスト結果
      1. 4.4.1 DC 精度テスト
      2. 4.4.2 ゲインおよびオフセット温度ドリフト
      3. 4.4.3 非線形性
      4. 4.4.4 SNR およびノイズ性能
  11. 5設計とドキュメントのサポート
    1. 5.1 デザイン ファイル
      1. 5.1.1 回路図
      2. 5.1.2 BOM (部品表)
    2. 5.2 ソフトウェア
    3. 5.3 ドキュメントのサポート
    4. 5.4 サポート・リソース
    5. 5.5 商標
  12. 6著者について

4.1.3 クロック ツリー

この基板は、3 種類のクロック・オプションをサポートしています。

  • PHI クロック (外部接続なし)
  • ローカル クロック (外部接続なし)
  • ユーザーから供給される外部クロック

ジャンパ (JP7) のデフォルト位置は 2-3 で、PHI デジタル コントローラ基板のクロックを ADS127L21 (U3) の CLK ピンに配線します。PHI コントローラなしで基板を使用する場合は、ジャンパを 1-2 に移動して、ローカル クロックを ADS127L21 に直接配線できます。

ジャンパ (JP6) 2-3 は、基板ボード上でローカルの 32.768MHz 発振器 (Y1) を有効にします。これは、ADS127L21EVM-PDK-GUI ソフトウェアを使用するために必要なデフォルトの位置です。非アクティブな (JP6) 1-2 の場合、SMA コネクタ (J14) に外部クロックを供給できます。

ADS127L21EVMPDK-GUI ソフトウェアはデフォルトで 32.768MHz (Y1) 発振器を使用しますが、24MHz PHI クロック ソースを選択することもできます。ジャンパ JP6 を 1-2 の位置に配置すると、外部クロック ソースを使用できます。振幅が IOVDD (PHI 基板使用時に 2.5V) の CMOS 方形波信号を、ADS127L21 の規定範囲内の周波数で使用する必要があります。