JAJU935 May   2024

 

  1.   1
  2.   概要
  3.   参照情報
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 設計の考慮事項
    3. 2.3 主な使用製品
      1. 2.3.1 ADS127L21
      2. 2.3.2 PGA855
      3. 2.3.3 REF70
  9. 3システム設計理論
  10. 4ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 4.1 ハードウェアの説明
      1. 4.1.1 基板インターフェイス
      2. 4.1.2 電源
      3. 4.1.3 クロック ツリー
    2. 4.2 ソフトウェア要件
    3. 4.3 テスト構成
    4. 4.4 テスト結果
      1. 4.4.1 DC 精度テスト
      2. 4.4.2 ゲインおよびオフセット温度ドリフト
      3. 4.4.3 非線形性
      4. 4.4.4 SNR およびノイズ性能
  11. 5設計とドキュメントのサポート
    1. 5.1 デザイン ファイル
      1. 5.1.1 回路図
      2. 5.1.2 BOM (部品表)
    2. 5.2 ソフトウェア
    3. 5.3 ドキュメントのサポート
    4. 5.4 サポート・リソース
    5. 5.5 商標
  12. 6著者について

基板インターフェイス

表 4-1 基板のコネクタおよびヘッダ
コネクタ 説明
J1 PHI に接続するための QSH コネクタ。接続前に基板に電力を供給するのがベスト プラクティスです
J2 SPI 信号ヘッダで、デバッグやプローブ、または別の基板への接続 (QSH がない場合) に使用されます
J3、J4、J6 PGA ゲイン制御に使用されます。表 4-2 を参照
J15 ゲイン制御ピンのプローブに使用されます
J16 負入力
J19 正入力
J18 複数の入力を互いに短絡する目的で使用されます
J17、J20 入力をグランドに短絡するために使用されます
J7 PGA855 用の正および負の電源レール入力
J10、J11、J12、J13 外部から基板への電力供給に使用されます。詳細については、セクション 4.1.2 を参照してください
JP4、JP5 オンボード LDO または外部電源の選択に使用されます
J5 外部リファレンスの接続に使用されます
J9 Vcm 信号用のテスト ポイント
J8 ADC からの Vcm 信号を外部機器に接続するために使用されます
J14 外部クロック入力
JP6、JP7 基板クロックまたは外部クロックの選択に使用されます
JP1 EEPROM イネーブル
JP2 LDO イネーブル

PGA ゲインは、ゲイン制御ピンのジャンパを追加および削除して調整できます。

表 4-2 ゲイン設定
ゲイン (V/V) A0 (J3) A1 (J4) A2 (J9)
0.125 0 0 0
0.25 1 0 0
0.5 0 1 0
1 1 1 0
2 0 0 1
4 1 0 1
8 0 1 1
16 1 1 1