JAJU935 May 2024
TIDA-010945 ハードウェアのデフォルト状態では、供給されるすべての ADC 電力は PHI コントローラからの USB 電力を使用して生成されます。PGA のコネクタ J7 に、外部電源を接続する必要があります。PGA855 には、単一電源 (8V~36V) またはデュアル電源 (±4V~±18V) を使用できます。電源の推奨事項と仕様の詳細については、『PGA855 低ノイズ、広帯域幅、完全差動出力、プログラマブル ゲインの計測アンプ』データシートを参照してください。この設計ボードには、36V のダイオード D1、D2、D3 が搭載されています。これにより、±18V のバイポーラ電源に加えて、非対称バイポーラ電源も、推奨動作条件内であるなら使用できます。
PHI が必要な電圧を供給しない場合は、外部電源接続を使用できます。たとえば、PHI はバイポーラ電圧を供給しないため、バイポーラ電源が必要な場合は、外部電源が不可欠必要です。AVDD と IOVDD に外部電源接続を使用するように、0Ω の抵抗接続 (R71、R74、R81) を変更します。J10 は AVDD1 への電力供給、J11 は AVDD2 への電力供給、J13 は IOVDD への電力供給に使用されます。詳細な仕様については、ADS127L21 データシートの推奨動作条件を参照してください。オプションとして、コネクタ J12 でオンボードの 5V および -2.5V レギュレータに電力を供給することもできます。この場合、-VinExt の許容電圧範囲は -15.5V < -VinExt < -3.5V で、+VinExt は 6V< +VinExt < 15.5V です。
PHI からの 5.5V 電圧は、低ノイズの TPS7A4700 LDO を使用して 5V に安定化されます。デフォルトでは、ジャンパ JP4 の位置 1-2 にシャントを配置すると、PHI から LDO へ 5.5V の配線が行われます。(JP4) のシャント を 2-3 の位置に移動して、J12 の外部電源から 5V LDO に電力を供給することもできます。5V LDO 出力は AVDD 接続に使用され、R72、R73、R75、R78、R82、R83 を使用して、さまざまな出力電圧に再プログラム可能です。追加の LDO があり、低ノイズの TPS7A3001 LDO を使用して、AVSS 用に -2.5V を生成します。この LDO は、J12 の外部電源からのみ電力を供給されます。デフォルトでは、AVSS は (JP5) 1-2 のシャントにより GND に接続されます。AVSS を -2.5V に設定する必要がある場合は、外部の負電源を J12 に接続し、(JP5) のシャントを位置 2-3 に移動します。
外部リファレンスは、コネクタ J5 を経由して基板に接続できます。基板上には、外部リファレンス用の適切なバッファと接続が存在しています。オンボードの電圧リファレンス (REF7040) を使用する場合、この機能は必要ありません。REF7040 は、『ADS127L21 512kSPS、プログラマブル フィルタ、24 ビット、広帯域デルタ-シグマ ADC』データシートの仕様を満たすのに十分です
この基板は REF7040 を使用して構成されしていますが、REF6241 など、テキサス・インスツルメンツの高精度シリーズ電圧リファレンス カタログに掲載されている他の高精度リファレンスと簡単に交換できます。リファレンス電圧を交換するには、R89 と R93 ではなく R90 と R92 を実装する必要があります。これは、一部のリファレンスが完全にピン互換ではないためです。