JAJU936 May   2024

 

  1.   1
  2.   概要
  3.   参照情報
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 主な使用製品
      1. 2.2.1 TLV9002-Q1
      2. 2.2.2 TLV9034-Q1
      3. 2.2.3 TPS7B69-Q1
      4. 2.2.4 SN74HCS08-Q1
      5. 2.2.5 SN74HCS86-Q1
    3. 2.3 システム設計理論
      1. 2.3.1 TIDA-0020069 の動作
        1. 2.3.1.1 定電流ソース (供給)
          1. 2.3.1.1.1 設計目標
          2. 2.3.1.1.2 設計の説明
          3. 2.3.1.1.3 デザイン ノート
          4. 2.3.1.1.4 設計手順
        2. 2.3.1.2 電流検出
          1. 2.3.1.2.1 設計目標
          2. 2.3.1.2.2 設計の説明
          3. 2.3.1.2.3 設計手順
        3. 2.3.1.3 負荷の接続とクランプ
        4. 2.3.1.4 修正したウィンドウ コンパレータ
        5. 2.3.1.5 デジタル ロジック ゲート
      2. 2.3.2 状況の指標
        1. 2.3.2.1 通常動作 (閉じた接続) の状態
        2. 2.3.2.2 オープン接続状態
        3. 2.3.2.3 バッテリ短絡状態
        4. 2.3.2.4 グランド短絡状態
  9. 3ハードウェア、テスト要件、およびテスト結果
    1. 3.1 ハードウェア要件
    2. 3.2 テスト構成
    3. 3.3 テスト結果
      1. 3.3.1 通常動作 (閉じた接続) のテスト結果
      2. 3.3.2 オープン接続のテスト結果
      3. 3.3.3 バッテリ短絡テスト結果
      4. 3.3.4 グランド短絡テストの結果
      5. 3.3.5 ディセーブル (シャットダウン) のテスト結果
  10. 4デザイン ファイル
    1. 4.1 回路図
    2. 4.2 部品表 (BOM)
    3. 4.3 PCB レイアウトに関する推奨事項
      1. 4.3.1 レイアウト プリント
    4. 4.4 Altium プロジェクト
    5. 4.5 ガーバー ファイル
    6. 4.6 アセンブリの図面
  11. 5ツールとソフトウェア
  12. 6ドキュメントのサポート
  13. 7サポート・リソース
  14. 8商標
  15. 9著者について

2.3.1.4 修正したウィンドウ コンパレータ

TIDA-020069 は、修正したウィンドウ コンパレータ回路を使って、HVIL-Send と HVIL-Return のアナログ出力電圧を 2 進デジタル値に変換します。そのため、マイクロコントローラの内蔵 ADC を使わずに、アナログ値をハードウェアでデジタルに変換することで、システム全体の設計を簡素化できます。TIDA-020069 のすべての出力ピン (HVIL-Send Logic-Higher TP、HVIL-Send Logic-Lower TP、HVIL-Return Logic-Higher TP、HVIL-Return Logic-Lower TP) は本リファレンス デザインの 2 進デジタル出力として機能します。4 つの 2 進出力は、HVIL-Send と HVIL-Return という 2 つのアナログ信号の 2 ビット デジタル表現として使用されます。

図 2-12 の回路図では、修正したウィンドウ コンパレータ回路として構成された TLV9034-Q1 が使われています。TIDA-020069 ではこれらの回路が 2 つ使われており、それぞれに 2 つのコンパレータが必要なため、クワッド チャネルの TLV9034-Q1 が選択されました。この回路には、TLV9034-Q1 などのプッシュプル出力コンパレータが必要です。これにより、各チャネルの出力プルアップまたはプルダウン抵抗が不要になります。

この回路設計は、アナログ エンジニア向け回路：ウィンドウ コンパレータ回路に基づいています。ダウンロード可能なシミュレーション モデルを含む本回路の詳細については、このアナログ回路設計を参照してください。

TIDA-020069 修正したウィンドウ コンパレータ回路図 2-12 修正したウィンドウ コンパレータ回路

出力電圧の期待値 (VOUT1、VOUT2) を以下の表 2-3 と表 2-4 に示します。

表 2-3 HVIL-Send 2 進出力ロジック
パラメータ HVIL-SEND
LOGIC-LOWER TP		 HVIL-SEND
LOGIC-HIGHER TP
HVIL-Send TP < 下側スレッショルド 0V 0V
下側スレッショルド < HVIL-Send TP < 上側スレッショルド 5V 0V
HVIL-Send TP > 上側スレッショルド 5V 5V
表 2-4 HVIL-Return 2 進出力ロジック
パラメータ HVIL-RETURN
LOGIC-LOWER TP		 HVIL-RETURN
LOGIC-HIGHER TP
HVIL-Return TP < 下側スレッショルド 0V 0V
下側スレッショルド < HVIL-Return TP < 上側スレッショルド 5V 0V
HVIL-Return TP > 上側スレッショルド 5V 5V

この設計では、抵抗 R1、R2、R3 はすべて同じ値 (10kΩ) に設定されています。そのため、5V 電源電圧 VCC が 3 分の 1 に分割されます。これにより、コンパレータ U2 の基準電圧が 1.67V、コンパレータ U1 の基準電圧が 3.33V に設定されます。これらの基準電圧は、図 2-13 のデータのそれぞれ下側スレッショルドと上側スレッショルドに対応します。より類似した部品を使用することで、部品表 (BOM) が簡単になるように、これらの抵抗値が選択されました。TIDA-020069 の状態ロジック スレッショルドを満たすため、通常動作モードでは HVIL-Send よりも低くなるように、上側スレッショルドを設定します。状態ロジックは、HVIL-Return (オープン接続) < 下側スレッショルド < HVIL-Return (通常動作) であることも必要です。

図 2-13 TIDA-020069 の状態ロジック スレッショルド