JAJU943 August   2024

 

  1.   1
  2.   概要
  3.   参照情報
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
      1. 2.1.1 サブシステム
        1. 2.1.1.1 アーク検出チャネル
          1. 2.1.1.1.1 絶縁型電流測定
          2. 2.1.1.1.2 バンドパス フィルタ
          3. 2.1.1.1.3 A/D 変換
          4. 2.1.1.1.4 組込み AI モデルを使用したアーク検出
        2. 2.1.1.2 アーク ラベリング回路
          1. 2.1.1.2.1 絶縁ストリング電圧の測定
          2. 2.1.1.2.2 絶縁型コンパレータによる絶縁型アーク電圧測定
          3. 2.1.1.2.3 高度なラベリング用のウィンドウ コンパレータ
    2. 2.2 設計上の考慮事項
      1. 2.2.1 電流センサおよび入力段
      2. 2.2.2 アナログ バンドパス フィルタ
      3. 2.2.3 アーク ラベリング回路
        1. 2.2.3.1 ストリング電圧センシング
        2. 2.2.3.2 アーク ギャップ電圧センシング
        3. 2.2.3.3 差動→シングルエンド変換
        4. 2.2.3.4 アーク ラベリング用ウィンドウ コンパレータ
      4. 2.2.4 補助電源
      5. 2.2.5 controlCARD およびデバッグ インターフェイス
    3. 2.3 主な使用製品
      1. 2.3.1 TMDSCNCD28P55X – TMDSCNCD28P55X controlCARD 評価基板
        1. 2.3.1.1 ハードウェアの特長
      2. 2.3.2 OPA4323 – クワッド、5.5V、20MHz、ゼロクロス、低ノイズ (6nV/√Hz) RRIO オペアンプ
      3. 2.3.3 OPA323 – シングル、5.5V、20MHz、ゼロクロス、低ノイズ (6nV/√Hz) RRIO オペアンプ
      4. 2.3.4 AMC3330 – DC/DC 内蔵、±1V 入力、高精度、電圧センシング、強化絶縁型アンプ
      5. 2.3.5 AMC23C11 – 可変閾値電圧、ラッチ機能を有する高速応答、強化絶縁型コンパレータ
  9. 3ハードウェア、テスト要件、およびテスト結果
    1. 3.1 シグナル チェーンの検証
      1. 3.1.1 ハードウェア要件
      2. 3.1.2 テスト構成
      3. 3.1.3 テスト結果
    2. 3.2 アーク テスト
  10. 4設計とドキュメントのサポート
    1. 4.1 デザイン ファイル
      1. 4.1.1 回路図
      2. 4.1.2 BOM
    2. 4.2 ツールとソフトウェア
    3. 4.3 ドキュメントのサポート
    4. 4.4 サポート・リソース
    5. 4.5 商標
  11. 5著者について

2.2.3 アーク ラベリング回路

アーク ラベリング回路は、2 個の絶縁型アンプ、1 個の絶縁型コンパレータ、1 個のアナログ実装ウィンドウ コンパレータで構成されています。アーク ラベリング回路は、制御されたラボ環境でアーク シグネチャを収集し、自動的にラベル付けするよう設計されています。このデザインは、ラボ環境ではストリング電圧とアーク ギャップ電圧が利用可能であるという事実を使用していますが、これは現場の状況とは異なります。図 2-5 に、ラボでの代表的なアーク テスト構成を示します。アーク ジェネレータを使用して、さまざまな動作条件で再現可能なアークを発生させます。アーク ジェネレータの両端で測定できるアーク ギャップ電圧とストリング電圧との関係が、アークの指標として使用されます。次に、標準的なアーク検出シグナル チェーンによってサンプリングされたデータに対して、この情報を使ってラベル付けします。その後、ラベル付きデータを使用して、組込み AI モデルのトレーニングを行うことができます。

TIDA-010955 アーク テスト構成のブロック図図 2-5 アーク テスト構成のブロック図