JAJU946 September   2024

 

  1.   1
  2.   概要
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 設計上の考慮事項
    3. 2.3 主な使用製品
      1. 2.3.1 DP83TC817S-Q1 (車載用 SPE PHY)
      2. 2.3.2 TPS629210-Q1 (3.3V レール降圧コンバータ)
      3. 2.3.3 TPS7B8233-Q1 (3.3V VSLEEP 超低 IQ 低ドロップアウト レギュレータ)
      4. 2.3.4 TPS74701-Q1 (1.0V レール低ドロップアウト レギュレータ)
      5. 2.3.5 CDC6CE025000-Q1 (BAW 発振器)
  9. 3システム設計理論
    1. 3.1 イーサネット PHY
      1. 3.1.1 イーサネット PHY 電源
      2. 3.1.2 イーサネット PHY クロック ソース
    2. 3.2 電源カップリング ネットワーク
  10. 4ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 4.1 ハードウェア要件
    2. 4.2 ソフトウェア要件
    3. 4.3 テスト構成
    4. 4.4 テスト結果
  11. 5設計とドキュメントのサポート
    1. 5.1 デザイン ファイル
      1. 5.1.1 回路図
      2. 5.1.2 BOM
    2. 5.2 ツールとソフトウェア
    3. 5.3 ドキュメントのサポート
    4. 5.4 サポート・リソース
    5. 5.5 商標
  12. 6著者について

2 システム概要

このシステムは、このリファレンス デザインで構成されており、図 2-1 に示すように、一方の側は拡張コネクタ経由で Jacinto 7 プロセッサ評価基板に接続され、もう一方の側は 1 本のツイストペア ケーブル経由でリンク パートナーに接続されています。

Jacinto 7 評価基板は、拡張コネクタを介して 5V の電力を降圧コンバータと 3.3V VSLEEP LDO に供給します。また、このデバイスは 12V をジャンパ J6 を介して差動モード インダクタ L7 に供給し、車載イーサネット ケーブルに電力をカップリングします。