JAJU946
September 2024
1
概要
リソース
特長
アプリケーション
6
1
システムの説明
1.1
主なシステム仕様
2
システム概要
2.1
ブロック図
2.2
設計上の考慮事項
2.3
主な使用製品
2.3.1
DP83TC817S-Q1 (車載用 SPE PHY)
2.3.2
TPS629210-Q1 (3.3V レール降圧コンバータ)
2.3.3
TPS7B8233-Q1 (3.3V VSLEEP 超低 IQ 低ドロップアウト レギュレータ)
2.3.4
TPS74701-Q1 (1.0V レール低ドロップアウト レギュレータ)
2.3.5
CDC6CE025000-Q1 (BAW 発振器)
3
システム設計理論
3.1
イーサネット PHY
3.1.1
イーサネット PHY 電源
3.1.2
イーサネット PHY クロック ソース
3.2
電源カップリング ネットワーク
4
ハードウェア、ソフトウェア、テスト要件、テスト結果
4.1
ハードウェア要件
4.2
ソフトウェア要件
4.3
テスト構成
4.4
テスト結果
5
設計とドキュメントのサポート
5.1
デザイン ファイル
5.1.1
回路図
5.1.2
BOM
5.2
ツールとソフトウェア
5.3
ドキュメントのサポート
5.4
サポート・リソース
5.5
商標
6
著者について
5.2
ツールとソフトウェア
ツール
ETHERNET-SW (イーサネット - SW)
イーサネット PHY Linux ドライバおよびツール
J721EXCPXEVM
Jacinto™
7 プロセッサ向け共通プロセッサ ボード
J721EXSOMXEVM
TDA4VM および DRA829V システム オン モジュール (SoM)
ソフトウェア
PROCESSOR-SDK-J721E
DRA829 と TDA4VM の各
Jacinto™
プロセッサ向けソフトウェア開発キット (SDK)