JAJU948 September   2024

 

  1.   1
  2.   概要
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 設計上の考慮事項
      1. 2.2.1 設計理論
      2. 2.2.2 抵抗の選択
        1. 2.2.2.1 トランジスタおよびダイオードの選択
      3. 2.2.3 過電流検出 – 短絡保護
    3. 2.3 主な使用製品
      1. 2.3.1 TPSI3100-Q1
      2. 2.3.2 INA180-Q1
      3. 2.3.3 TPSI2140-Q1
  9. 3ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 3.1 ハードウェア要件
      1. 3.1.1 外部ハードウェア要件
    2. 3.2 テスト構成
    3. 3.3 テスト結果
  10. 4設計とドキュメントのサポート
    1. 4.1 デザイン ファイル
      1. 4.1.1 回路図
      2. 4.1.2 BOM
    2. 4.2 ツール
    3. 4.3 ドキュメントのサポート
    4. 4.4 サポート・リソース
    5. 4.5 商標
  11. 5著者について

3.3 テスト結果

図 3-3 に代表的なプリチャージ サイクル、図 3-4 に放電サイクルを示します。

  • VDRV は、TPSI3100-Q1 の 2 次側の駆動ピンです。
  • VCAP は、コンデンサ バンクの両端の電圧です。
  • EN_DSHCG は、TPSI2140-Q1 のイネーブル信号です。
TIDA-050080 プリチャージ サイクル図 3-3 プリチャージ サイクル
TIDA-050080 放電サイクル図 3-4 放電サイクル

図 3-5 に、電流が 25A の制限を超えた後に VDRV ピンがディセーブルになるところを示します。自動復帰期間が経過すると、駆動ピンが再度アサートされます。同様に、図 3-6 では、30μs が経過した後に 1 次側の nFLT ピンがプルダウンされ、フォルトが通知されます。さらに 30μs が経過すると、このピンは再びプルアップされます。

TIDA-050080 VDRV のディセーブルおよび再イネーブル図 3-5 VDRV のディセーブルおよび再イネーブル
TIDA-050080 1 次側フォルト通知図 3-6 1 次側フォルト通知