電源アーキテクチャにおけるノイズと精度の定義

電源ノイズはランダムであり、あらゆる半導体のパワー デバイスや電源トポロジで発生します。このホワイト ペーパーでは 100kHz 未満の信号に注目します。これを上回る信号は多くの場合、スイッチング リップルまたは電磁干渉 (EMI) に起因するからです。図 4 に示すように、さまざまな要件と設計上の課題により、ノイズを低周波ノイズ (0.1Hz から 10Hz) と高周波ノイズ (100Hz から 100kHz) に分けることもできます。

低周波ノイズは多くの場合、シリコンの特性と設計アーキテクチャの組み合わせにより、半導体デバイスが自然に生成する 0.1Hz から 10Hz の範囲のピーク ツー ピーク ノイズと定義されます。図 5 に示すように、この低周波ノイズは通常、高分解能で電圧レールを拡大するとオシロスコープで確認することができ、高精度 DC 測定では多くの場合誤差の原因となります。低周波ノイズの仕様が不可欠である ADC アプリケーションとしては、バッテリ測定、エネルギー測定、地震測定、さらには半導体試験測定などがあります。

もう一つは高周波ノイズであり、図 6 に示すような 100Hz から 100kHz 帯の、ホワイト ノイズ、スイッチング ノイズ、クロック ジッタなどが含まれます。また、高周波ノイズ源としては、EMI による結合を通じて、環境から発生することもあります。例えば、ノイズの多い電源から ADC のエラーが発生する可能性があります。同様にノイズの多い電源からの EMI は、クロック ジッタを増加させる可能性があり、これが大きい場合、信号対雑音比が低下する可能性があります。

ジッタの影響を受けやすいデジタル回路では、クロック周波数の上昇に起因する高周波ノイズを低減することがますます重要になっています。高周波ノイズが重要な仕様である ADC アプリケーションには、電力線品質モニタ、デジタル信号処理アプリケーション、無線周波数 (RF) 通信機器などがあります。