2 위상 여유는 얼마나 필요할까요?

연산 증폭기 루프 안정성은 위상 여유로 측정하는데, 이는 출력 폐쇄형 루프 게인이 1보다 낮아질 때 출력 신호 위상 편이의 차이입니다. 어떤 변이는 모든 연산 증폭기(예: 우세한 극)에 고유한 변화이며, 증폭기 주변의 애플리케이션과 구성 요소에 따라 추가 변이가 달라집니다.

경험 법칙별로 30, 45 또는 60도의 위상 여유를 권장하지만 안정적인 성능을 보장하기 위해 얼마나 필요할까요? 기존의 밀러 보상 연산 증폭기의 경우 일반적인 프로세스 변동을 시뮬레이션하고 그 결과로 위상 여유에 미치는 영향을 관찰할 수 있습니다.

그림 1은(는) 1MHz 유니티 게인 대역폭과 Zo = 300Ω를 갖는 연산 증폭기의 개방형 루프 게인(AOL)과 출력 임피던스(Zo)의 근사치입니다. 프로세스 변동에 따라 밀러 커패시터(C26)의 값은 약 ±30%와 온도에 따른 추가 ±30%(근사치)가 될 수 있습니다. 이 변이는 ±30% × ±30%의 총 오차를 제공하며, 이는 ±30% + ±9% 또는 ±39% 변동과 동일합니다. 밀러 커패시터의 값은 연산 증폭기의 AOL에서 지배적 극점의 배치를 변경하기 때문에 이러한 변동은 유니티 게인 대역폭 및 위상 여유에 큰 영향을 미칠 수 있습니다. 따라서 이러한 사양은 정밀 증폭기와 고속 증폭기에도 항상 일반 값으로 주어집니다.

그림 1 TI용 PSpice® 회로를 위한 개방형 루프 게인 및 출력 임피던스

그림 1의 증폭기는 부하 저항과 커패시턴스로 설정되어 있으므로 피드백 루프에 45도의 위상 여유가 있습니다. 루프 안정성의 주요 요소인 밀러 커패시터, 개방형 루프 출력 임피던스, 증폭기 주변의 수동 장치에 대해 몬테카를로 분석을 실행하면 프로세스 변화 및 온도에 따른 변화가 회로의 위상 여유에 어떤 영향을 미치는지에 대한 추정치를 볼 수 있습니다.

그림 2에서는 결과적인 위상 여유를 표시합니다. 이 분석을 위해 밀러 커패시터에 ±140% 변화, Zo의 경우 ±15% 변화, 부하 커패시터의 경우 ±10%, 부하 저항에 ±5%를 적용했습니다. 이는 밀러 커패시터 및 Zo에 대한 예상 내부 허용 오차와 많은 범용 애플리케이션에 일반적인 구성 요소 정밀도입니다.

그림 2 예상 공정 변화 및 온도 변화에 대한 5,000회의 몬테카를로 분석

이 변동을 통해 피드백 루프의 위상 여유는 최소 위상 여유인 19도, 45도에서 26도의 편차를 보입니다. 프로세스 변화 및 온도를 통해 약 27도의 위상 여유가 있을 경우 회로는 안정된 상태로 유지되지만 45도가 양호한 과도 성능과 정착 시간을 모두 제공합니다. 위상 여유가 0도에 가까울수록 출력이 최종 값을 오버슈트할 수록 최종 출력 값으로 안정화하는 데 더 오래 걸립니다. 45도의 위상 여유는 정착 시간에 영향을 주거나 과도한 오버슈트 없이 위상 여유의 변화를 허용할 수 있는 충분한 설계 허용 오차를 제공합니다.

이러한 시뮬레이션은 밀러 커패시터 변화가 성능에 미치는 영향을 이해하는 데 도움이 되지만, 궁극적으로 설계의 성능에 대한 책임은 회로 설계자에게 있습니다. 시뮬레이션은 계산 집약도를 낮추기 위해 많은 이상적인 속성을 가정하여 포함된 비이상적인 속성만큼만 정확합니다.