NESA011B march 2023 – june 2023 MSPM0G1105 , MSPM0G1106 , MSPM0G1107 , MSPM0G1505 , MSPM0G1506 , MSPM0G1507 , MSPM0G3105 , MSPM0G3106 , MSPM0G3107 , MSPM0G3505 , MSPM0G3506 , MSPM0G3507
MSPM0 G 系列微控制器 (MCU) 產品組合提供多種 32 位元 MCU,搭配超低功耗及整合式類比與數位周邊設備,適用於感測、量測和控制應用。此應用說明涵蓋使用 MSPM0 G 系列 MCU 進行硬體開發所需的資訊,其中包括電源供應器、重設電路、時鐘、偵錯器連線、重要類比周邊設備、通訊介面、GPIO 和電路板佈線圖指引。
Other TMs
表 1-1 說明在 MSPM0G 硬體設計過程需要檢查的主要內容。以下各節將提供更多詳細資訊。
針腳 | 說明 | 需求 |
---|---|---|
VDD | 電源供應器正極針腳 | 在 VDD 和 VSS 間放置 10-µF 和 100-nF 電容器,並使其靠近 VDD 和 VSS 針腳。 |
VSS | 電源供應器負極針腳 | |
VCORE | 核心電壓 (典型:1.35V) | 將 470-nF 電容器連接到 VSS。請勿對 VCORE 針腳供應任何電壓或施加任何外部負載。 |
NRST | 重設針腳 | 使用 10-nF 下拉電容器連接外部 47-kΩ 上拉電阻器。 |
ROSC | 外部參考電阻器針腳 |
|
VREF+ | 電壓參考電源 - 外部參考輸入 |
|
VREF- | 電壓參考接地電源 - 外部參考輸入 | |
SWCLK | 偵錯探測器的序列線時鐘 | 內部下拉至 VSS,不需任何外部零件。 |
SWDIO | 雙向 (共用) 序列線路數據 | 內部上拉至 VDD,不需任何外部零件。 |
PA0、PA1 | 開漏 I/O | 高輸出所需的上拉電阻器 |
PA18 | 預設 BSL 叫用針腳 | 保持下拉以避免在重設後進入 BSL 模式。(BSL 叫用針腳可重新對應)。 |
PAx (PA0、PA1 除外) | 通用 I/O | 將對應針腳功能設爲 GPIO (PINCMx.PF = 0x1),並將未使用的針腳配置爲低輸出,或使用內部上拉電阻或下拉電阻輸入。 |
TI 建議將 10-μF 和 0.1-nF 低 ESR 陶瓷去耦電容器組合連接到 VDD 和 VSS 針腳,可使用更高值的電容器,但會影響電源軌上升時間。去耦電容器的位置必須儘可能靠近去耦的針腳 (應在數毫米內)。
將外部 47-kΩ 上拉電阻器與 10-nF 下拉電容器連接時需要 NRST 重設針腳。
SYSOSC 頻率修正迴路 (FCL) 電路利用位於 ROSC 針腳和 VSS 間的外部 100-kΩ 電阻器,為 SYSOSC 提供精確的參考電流,以穩定 SYSOSC 頻率。如果未啓用 SYSOSC FCL,則不需要此電阻器。
若裝置支援外部晶體,使用外部晶體時需要適用於晶體振盪器針腳的外部旁路電容器。
VCORE 針腳需要 0.47-µF 槽型電容器,且需要置於距離裝置接地最小距離的裝置附近。
若為 5-V 容錯開汲極 (ODIO),需要上拉電阻器才能有高輸出,如果使用 ODIO 則需此電阻器以提供 I2C 和 UART 功能。
電源會透過 VDD 和 VSS 連接提供至裝置。裝置支援以 1.62 V 至 3.6 V 供應電壓運作,並可以 1.62-V 供電啟動。電源管理單元 (PMU) 可產生裝置的穩壓核心電源供應,並提供外部供應監督。另外也包含 PMU 及其他類比周邊裝置使用的能隙電壓參考。VDD 可直接提供 IO 電源(VDDIO) 和類比電源 (VDDA)。VDDIO 和 VDDA 在內部連接至 VDD,因此不需要額外電源供應針腳 (請參閱裝置產品規格表以獲得詳細資訊)。
內部低壓降線性穩壓器會產生 1.35-V 電源軌為裝置核心供電。一般而言,核心穩壓器輸出 (VCORE) 會為核心邏輯供電,其中包括 CPU、數位周邊設備和裝置記憶體。核心穩壓器需要連接裝置 VCORE 針腳與 VSS (接地) 的外部電容器 (CVCORE) (請參閱 圖 2-1)。有關 CVCORE 的正確值和容差,請參閱裝置專屬產品規格表。CVCORE 應置於 VCORE 針腳附近。
核心穩壓器在所有電源模式下都處於啟用狀態,但關機模式除外。在其它所有電源模式 (執行、睡眠、停止和待機) 下,穩壓器的驅動強度將自動配置爲支援每種模式的最大負載電流。使用低功耗模式時,會降低穩壓器的靜態電流,進而提升低功耗性能。