JAJSCH2A September   2016  – June 2017 ADS9120

PRODUCTION DATA.  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1  Absolute Maximum Ratings
    2. 6.2  ESD Ratings
    3. 6.3  Recommended Operating Conditions
    4. 6.4  Thermal Information
    5. 6.5  Electrical Characteristics
    6. 6.6  Timing Requirements: Conversion Cycle
    7. 6.7  Timing Requirements: Asynchronous Reset, NAP, and PD
    8. 6.8  Timing Requirements: SPI-Compatible Serial Interface
    9. 6.9  Timing Requirements: Source-Synchronous Serial Interface (External Clock)
    10. 6.10 Timing Requirements: Source-Synchronous Serial Interface (Internal Clock)
    11. 6.11 Typical Characteristics
  7. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Converter Module
        1. 7.3.1.1 Sample-and-Hold Circuit
        2. 7.3.1.2 External Reference Source
        3. 7.3.1.3 Internal Oscillator
        4. 7.3.1.4 ADC Transfer Function
      2. 7.3.2 Interface Module
    4. 7.4 Device Functional Modes
      1. 7.4.1 RST State
      2. 7.4.2 ACQ State
      3. 7.4.3 CNV State
    5. 7.5 Programming
      1. 7.5.1 Data Transfer Frame
      2. 7.5.2 Interleaving Conversion Cycles and Data Transfer Frames
      3. 7.5.3 Data Transfer Protocols
        1. 7.5.3.1 Protocols for Configuring the Device
        2. 7.5.3.2 Protocols for Reading From the Device
          1. 7.5.3.2.1 Legacy, SPI-Compatible (SYS-xy-S) Protocols
          2. 7.5.3.2.2 SPI-Compatible Protocols with Bus Width Options
          3. 7.5.3.2.3 Source-Synchronous (SRC) Protocols
            1. 7.5.3.2.3.1 Output Clock Source Options with SRC Protocols
            2. 7.5.3.2.3.2 Bus Width Options with SRC Protocols
            3. 7.5.3.2.3.3 Output Data Rate Options with SRC Protocols
      4. 7.5.4 Device Setup
        1. 7.5.4.1 Single Device: All multiSPI™ Options
        2. 7.5.4.2 Single Device: Minimum Pins for a Standard SPI Interface
        3. 7.5.4.3 Multiple Devices: Daisy-Chain Topology
        4. 7.5.4.4 Multiple Devices: Star Topology
    6. 7.6 Register Maps
      1. 7.6.1 Device Configuration and Register Maps
        1. 7.6.1.1 PD_CNTL Register (address = 010h)
        2. 7.6.1.2 SDI_CNTL Register (address = 014h)
        3. 7.6.1.3 SDO_CNTL Register (address = 018h)
        4. 7.6.1.4 DATA_CNTL Register (address = 01Ch)
  8. 8 Application and Implementation
    1. 8.1 Application Information
      1. 8.1.1 ADC Input Driver
      2. 8.1.2 Input Amplifier Selection
      3. 8.1.3 Charge Kickback Filter
      4. 8.1.4 ADC Reference Driver
    2. 8.2 Typical Application
      1. 8.2.1 Data Acquisition (DAQ) Circuit for Lowest Distortion and Noise Performance With Differential Input
        1. 8.2.1.1 Design Requirements
        2. 8.2.1.2 Detailed Design Procedure
        3. 8.2.1.3 Application Curves
      2. 8.2.2 DAQ Circuit With FDA Input Driver and Single-Ended or Differential Input
        1. 8.2.2.1 Design Requirements
        2. 8.2.2.2 Detailed Design Procedure
        3. 8.2.2.3 Application Curves
  9. 9 Power-Supply Recommendations
    1. 9.1 Power-Supply Decoupling
    2. 9.2 Power Saving
      1. 9.2.1 NAP Mode
      2. 9.2.2 PD Mode
  10. 10Layout
    1. 10.1 Layout Guidelines
      1. 10.1.1 Signal Path
      2. 10.1.2 Grounding and PCB Stack-Up
      3. 10.1.3 Decoupling of Power Supplies
      4. 10.1.4 Reference Decoupling
      5. 10.1.5 Differential Input Decoupling
    2. 10.2 Layout Example
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 コミュニティ・リソース
    4. 11.4 商標
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 Glossary
  12. 12メカニカル、パッケージ、および注文情報

1 特長

  • サンプリング・レート: 2.5MSPS
  • レイテンシなしの出力
  • 優れたDCおよびAC性能
    • INL: ±0.25 LSB
    • DNL: ±0.6 LSB
    • SNR: 96 dB、THD: -118dB
  • 広い入力電圧範囲
    • ユニポーラ差動入力電圧範囲: ±VREF
    • VREF入力電圧範囲: 2.5V～5V
      AVDDに対して独立
  • 低消費電力
    • 2.5MSPSで9mW (AVDDのみ)
    • 2.5MSPSで15.5mW (合計)
    • 柔軟な低消費電力モードにより、スループットに応じて電力を調整可能
  • Enhanced-SPI (multiSPI™)デジタル・インターフェイス
  • JESD8-7A準拠のデジタルI/O、1.8V DVDD
  • 拡張温度範囲で完全に動作を規定: -40℃～+125℃
  • 小さな占有面積: 4mm×4mm VQFN

2 アプリケーション

  • 試験/測定機器
  • モーター制御
  • 医療用画像処理
  • 高精度、高速が要求される産業用

3 概要

ADS9120は、16ビット、2.5MSPSで拡張パフォーマンス機能を搭載した、逐次比較型レジスタ(SAR)アナログ/デジタル・コンバータ(ADC)です。スループットが高いため、開発者は入力信号をオーバーサンプリングし、測定のダイナミックレンジと精度を上げることができます。ADS9110は、ADS9120とピン互換で18ビット、2MSPSのバリエーションです。

ADS9120を使用すると、アナログ性能の向上とともに、TIの拡張SPI機能を使用して高分解能のデータ転送を維持できます。ADS9120は、拡張SPIにより低いクロック速度で高いスループットを達成できるため、基板のレイアウトを簡素化し、システムのコストを低減できます。

また、拡張SPIによりデータのホスト・クロックインが簡素化されるため、このデバイスはFPGAやDSPに関係するアプリケーションに理想的です。ADS9120は、標準SPIインターフェイスと互換性があります。ADS9120には内部的なデータ・パリティ機能があり、ADCデータ出力にパリティを追加できます。パリティ・ビットを使用してホストでADCデータを検証することにより、システムの信頼性が向上します。

このデバイスはJESD8-7A準拠のI/Oをサポートし、拡張産業用温度範囲で動作し、省スペースの4mm×4mmのVQFNパッケージで供給されます。

フル・スループットでのSPIインターフェイス・クロック(1)

型番 3線式SPI 3線式拡張SPI
ADS9120 200MHz 45MHz
  1. 拡張SPIのすべての機能については、「Interface Module」セクションを参照してください。

ADS9120による簡単なシステム設計

ADS9120 multi_adc_design_9120.gif