• Menu
  • Product
  • Email
  • PDF
  • Order now

  • DACx3701-Q1不揮発性メモリと GPI 制御との PMBus™ 互換 I2C インターフェイスを搭載した車載用10 ビットおよび 8 ビット、電圧出力スマート D/A コンバータ

    • JAJSK36A October   2020  – September 2023 DAC43701-Q1 , DAC53701-Q1

      PRODUCTION DATA  

  • CONTENTS
  • SEARCH
  • DACx3701-Q1不揮発性メモリと GPI 制御との PMBus™ 互換 I2C インターフェイスを搭載した車載用10 ビットおよび 8 ビット、電圧出力スマート D/A コンバータ
  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Revision History
  6. 5 Pin Configuration and Functions
  7. 6 Specifications
    1. 6.1  Absolute Maximum Ratings
    2. 6.2  ESD Ratings
    3. 6.3  Recommended Operating Conditions
    4. 6.4  Thermal Information
    5. 6.5  Electrical Characteristics
    6. 6.6  Timing Requirements: I2C Standard Mode
    7. 6.7  Timing Requirements: I2C Fast Mode
    8. 6.8  Timing Requirements: I2C Fast-Mode Plus
    9. 6.9  Timing Requirements: GPI
    10. 6.10 Timing Diagram
    11. 6.11 Typical Characteristics: VDD = 5.5 V (Reference = VDD) or VDD = 5 V (Internal Reference)
    12. 6.12 Typical Characteristics: VDD = 1.8 V (Reference = VDD) or VDD = 2 V (Internal Reference)
    13. 6.13 Typical Characteristics
  8. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Digital-to-Analog Converter (DAC) Architecture
        1. 7.3.1.1 Reference Selection and DAC Transfer Function
          1. 7.3.1.1.1 Power Supply as Reference
          2. 7.3.1.1.2 Internal Reference
      2. 7.3.2 General-Purpose Input (GPI)
      3. 7.3.3 DAC Update
        1. 7.3.3.1 DAC Update Busy
      4. 7.3.4 Nonvolatile Memory (EEPROM or NVM)
        1. 7.3.4.1 NVM Cyclic Redundancy Check
        2. 7.3.4.2 NVM_CRC_ALARM_USER Bit
        3. 7.3.4.3 NVM_CRC_ALARM_INTERNAL Bit
      5. 7.3.5 Programmable Slew Rate
      6. 7.3.6 Power-On Reset (POR)
      7. 7.3.7 Software Reset
      8. 7.3.8 Device Lock Feature
      9. 7.3.9 PMBus Compatibility
    4. 7.4 Device Functional Modes
      1. 7.4.1 Power Down Mode
      2. 7.4.2 Continuous Waveform Generation (CWG) Mode
      3. 7.4.3 PMBus Compatibility Mode
    5. 7.5 Programming
      1. 7.5.1 F/S Mode Protocol
      2. 7.5.2 I2C Update Sequence
        1. 7.5.2.1 Address Byte
          1. 7.5.2.1.1 Target Address Configuration
        2. 7.5.2.2 Command Byte
      3. 7.5.3 I2C Read Sequence
    6. 7.6 Register Map
      1. 7.6.1  STATUS Register (address = D0h) [reset = 000Ch or 0014h]
      2. 7.6.2  GENERAL_CONFIG Register (address = D1h) [reset = 01F0h]
      3. 7.6.3  CONFIG2 Register (address = D2h) [reset = device-specific]
      4. 7.6.4  TRIGGER Register (address = D3h) [reset = 0008h]
      5. 7.6.5  DAC_DATA Register (address = 21h) [reset = 0000h]
      6. 7.6.6  DAC_MARGIN_HIGH Register (address = 25h) [reset = device-specific]
      7. 7.6.7  DAC_MARGIN_LOW Register (address = 26h) [reset =device-specific]
      8. 7.6.8  PMBUS_OPERATION Register (address = 01h) [reset = 0000h]
      9. 7.6.9  PMBUS_STATUS_BYTE Register (address = 78h) [reset = 0000h]
      10. 7.6.10 PMBUS_VERSION Register (address = 98h) [reset = 2200h]
  9. 8 Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Applications
      1. 8.2.1 Power-Supply Margining
        1. 8.2.1.1 Design Requirements
        2. 8.2.1.2 Detailed Design Procedure
        3. 8.2.1.3 Application Curves
      2. 8.2.2 LED Thermal Foldback
        1. 8.2.2.1 Design Requirements
        2. 8.2.2.2 Detailed Design Procedure
        3. 8.2.2.3 Application Curves
    3. 8.3 Power Supply Recommendations
    4. 8.4 Layout
      1. 8.4.1 Layout Guidelines
      2. 8.4.2 Layout Example
  10. 9 Device and Documentation Support
    1. 9.1 Documentation Support
      1. 9.1.1 Related Documentation
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 Trademarks
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10Mechanical, Packaging, and Orderable Information
  12. 重要なお知らせ
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

Data Sheet

DACx3701-Q1不揮発性メモリと GPI 制御との PMBus™ 互換 I2C インターフェイスを搭載した車載用10 ビットおよび 8 ビット、電圧出力スマート D/A コンバータ

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 特長

  • 車載アプリケーション用に AEC-Q100 認定済み：
    • 温度グレード 1：–40℃～+125℃、TA
  • 1 LSB の INL と DNL (10 ビットおよび 8 ビット)
  • 幅広い動作範囲
    • 電源：1.8V～5.5V
  • 汎用入力 (GPI) ベースの機能トリガ
  • PMBus™ 互換 I2C インターフェイス
    • Standard、Fast、Fast mode plus
    • ブロードキャスト・アドレスを使用して構成された 4 つのターゲット・アドレス・オプション
    • VIH：1.62V (VDD = 5.5V の場合)
  • ユーザーがプログラム可能な不揮発性メモリ (NVM/EEPROM)
    • すべてのレジスタ設定の保存と復元
  • プログラム可能な波形生成：方形波、三角波、のこぎり波
  • 三角波と FB ピンを使用するパルス幅変調 (PWM) 出力
  • デジタル・スルーレート制御
  • 内部リファレンス
  • 超低消費電力：1.8V で 0.2mA
  • 柔軟な起動：ハイ・インピーダンスまたは 10K-GND
  • 超小型パッケージ：8 ピン WSON (2mm × 2mm)

2 アプリケーション

  • リア・ライト
  • ヘッドライト
  • 室内灯

3 概要

車載用 10 ビットの DAC53701-Q1 および 8 ビットの DAC43701-Q1 (DACx3701-Q1) は、バッファ付き、電圧出力のスマート D/A コンバータ (DAC) のピン互換ファミリです。これらのデバイスは消費電力が非常に小さく、超小型の 8 ピン WSON パッケージで供給されます。機能セットが小型パッケージや低消費電力と組み合わされている DACx3701-Q1 は、車載用テール・ライト + ブレーキ・ライト、ナンバー・プレート・ライトのフェードイン・フェードアウト、車内照明用の PWM 拡張などのアプリケーションに最適です。

これらのデバイスは不揮発性メモリ (NVM)、内部リファレンス、PMBus 互換の I2C インターフェイス、および汎用入力を備えています。DACx3701-Q1 は、内部リファレンスまたは電源をリファレンスとして使用して動作し、1.8 V～5.5 V のフルスケール出力を実現します。

DACx3701-Q1 は、高度な統合機能を備えたスマート DAC デバイスです。 フォース・センス出力、GPI ベースの機能トリガ、PWM 出力、NVM 機能を備えたスマート DAC は、ソフトウェアを使用せずにシステム性能と制御を実現します。

製品情報
部品番号 分解能 パッケージ (1)(2)
DAC53701-Q1 10 ビット DSG (WSON、8)
2mm × 2mm
DAC43701-Q1 8 ビット
(1) 利用可能なすべてのパッケージについては、データシートの末尾にあるパッケージ・オプションについての付録を参照してください。
(2) パッケージ・サイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます。
GUID-20200921-CA0I-3CHB-NC81-KV1WXHMXVFHL-low.gif機能ブロック図

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale